ADS5481IRGC25 vs ADS62P48IRGC25 Comparação
Comparação detalhada lado a lado de ADS5481IRGC25 por Texas Instruments e ADS62P48IRGC25 por Texas Instruments. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.
Texas Instruments
ADS5481IRGC25 - 16-Bit 80MSPS ADC w/ Buffered Input | Texas Instruments
ADS5481IRGC25 ✓ AtivoTexas Instruments
ADS62P48IRGC25 - Dual 14-Bit 210MSPS ADC | Texas Instruments
ADS62P48IRGC25 ✓ AtivoComparação de especificações
| Parâmetro | ADS5481IRGC25 | ADS62P48IRGC25 |
|---|---|---|
| Marca | Texas Instruments | Texas Instruments |
| Categoria | ADC/DAC | ADC/DAC |
| Status do ciclo de vida | Ativo | Ativo |
| Status do estoque | In Stock | In Stock |
| Preço unitário (USD) | $49,85 | $49,20 |
| Resolução | 16 bit | 14 bit |
| Sample Rate | 80 MSPS | — |
| Number of Inputs | 1 | — |
| Architecture | Pipelined | Pipelined |
| Input Type | Buffered Analog, Differential | Differential analog inputs |
| Digital Output Type | LVDS | — |
| Analog Supply Voltage | 5 V | 1.8 V |
| Digital Supply Voltage | 3.3 V | 3.3 V |
| Temperatura de operação | -40 C to +85 C | — |
| Encapsulamento | 64-VQFN (RGC) 9x9 mm | — |
| Tipo de montagem | Surface Mount | Surface Mount |
| Status RoHS | Compliant | Compliant |
| Input Bandwidth | [DATA_NEEDED: Input bandwidth MHz] | — |
| SFDR | [DATA_NEEDED: SFDR dBFS at specific input freq] | — |
| SNR | [DATA_NEEDED: SNR dBFS at specific input freq] | — |
| Number of Channels | — | 2 (Dual) |
| Sample Rate (max) | — | 210 MSPS |
| Output Interface | — | DDR LVDS / Parallel CMOS (selectable) |
| Faixa de temperatura de operação | — | -40 C to +85 C (Industrial) |
| Encapsulamento / Caixa | — | 64-VQFN (RGC) 9x9 mm (HVQCCN) |
| Contagem de pinos | — | 64 |
| Nível MSL | — | 3 |
| Lead Free | — | Yes |
| Input Clock Type | — | LVDS differential clock |
| Internal Dither | — | Yes (programmable) |
| Programmable Gain | — | Yes (improves SFDR at lower FS inputs) |