EP1810LC-20 vs EP1810LC-30 Comparação
Comparação detalhada lado a lado de EP1810LC-20 por Intel e EP1810LC-30 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.
Comparação de especificações
| Parâmetro | EP1810LC-20 | EP1810LC-30 |
|---|---|---|
| Marca | Intel | Altera |
| Categoria | FPGA & CPLD | FPGA & CPLD |
| Status do ciclo de vida | Obsolete | Obsolete |
| Status do estoque | In Stock | In Stock |
| Preço unitário (USD) | $7,85 | $9,95 |
| Family | Classic EPLD | Altera Classic EPLD |
| Device Type | EPLD (Erasable Programmable Logic Device) | — |
| Usable Gates | 900 | — |
| Macrocells | 48 | 48 |
| Maximum Operating Frequency | 50 MHz | — |
| Propagation Delay (tPD) | 20 ns | — |
| Tensão de alimentação | 5 V (4.75 V to 5.25 V) | 5 V (typical) |
| Technology | CMOS EPROM | CMOS, low-power (LC) |
| Programmability | UV-Erasable / OTP | — |
| Dedicated Inputs | 12 | — |
| Encapsulamento | 68-pin PLCC | JLCC-68 (68-pin J-Lead ceramic chip carrier) |
| Package Suffix | LC (PLCC, windowed for UV erase on L variant) | — |
| Speed Grade | 20 ns (commercial) | — |
| Temperatura de operação | 0C to +70C (commercial) | [DATA_NEEDED: temperature grade] |
| Tipo de montagem | Surface Mount | — |
| Status RoHS | [DATA_NEEDED: rohs status] | unknown (legacy ceramic package) |
| Product Type | — | Classic EPLD (Erasable Programmable Logic Device) |
| Flip-Flops | — | 48 (one per macrocell) |
| Speed Grade (tPD) | — | 30 ns |
| Programming | — | Device programmer or JTAG |
| Standby Current | — | [DATA_NEEDED: ICC standby] |
| Número de pinos | — | 68 |
| Number of I/O Pins | — | [DATA_NEEDED: I/O count] |
| Logic Blocks | — | 48 macrocells |