EP2A25F672I9N vs EP2A25F672I8N Comparação
Comparação detalhada lado a lado de EP2A25F672I9N por Intel e EP2A25F672I8N por Intel. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.
Intel
EP2A25F672I8N - APEX II FPGA 900K Gates 672-BGA | Intel / Altera
EP2A25F672I8N ⚠ Última compraComparação de especificações
| Parâmetro | EP2A25F672I9N | EP2A25F672I8N |
|---|---|---|
| Marca | Intel | Intel |
| Categoria | FPGA & CPLD | FPGA & CPLD |
| Status do ciclo de vida | Obsolete | Última compra |
| Status do estoque | In Stock | In Stock |
| Preço unitário (USD) | $215,00 | $198,50 |
| Series | APEX II (EP2A25) | — |
| Family | APEX II | APEX II |
| Device Type | FPGA (Field-Programmable Gate Array) | — |
| Logic Elements / Cells | 24,320 | — |
| System Gates | 900,000 (typical) | — |
| Process Technology | 0.15 µm CMOS | 0.15 µm all-layer copper-metal |
| Maximum Internal Frequency | 236 MHz | — |
| Propagation Delay (tpd) | 2.23 ns | — |
| Core Supply Voltage (VCCINT) | 1.5 V nominal (1.425 V to 1.525 V) | — |
| I/O Supply Voltage | [DATA_NEEDED: VCCIO range] | — |
| Encapsulamento | 672-pin FC-FBGA | 672-ball FC-FBGA (FineLine BGA) |
| Tipo de montagem | Surface Mount | — |
| Temperatura de operação | -40 °C to +85 °C (Industrial, 'I' suffix) | 0 °C to 85 °C |
| Speed Grade | 9 (fastest commercial APEX II) | — |
| Embedded System Blocks (ESB) | Yes (on-chip RAM/ROM) | — |
| PLLs | 4 | — |
| Configuration | JTAG / in-system programmable | — |
| Status RoHS | [DATA_NEEDED: confirmed] | unknown |
| Nível MSL | [DATA_NEEDED] | — |
| AEC-Q100 | not_applicable | — |
| Device | — | EP2A25 |
| Logic Elements | — | 24,320 |
| Gates | — | 900,000 |
| Embedded Memory (bits) | — | 622,592 |
| User I/Os | — | 492 |
| Package Size | — | 27 x 27 mm |
| Ball Pitch | — | 1 mm |
| Metal Layers | — | Up to 8 |
| Core Voltage (VCCINT) | — | 1.5 V |
| Internal Frequency (max) | — | 333 MHz |
| Propagation Delay | — | 1.69 ns |
| Logic Family | — | CMOS |
| I/O Standards Supported | — | True-LVDS, LVPECL, PCML, HyperTransport |
| Configuration Method | — | SRAM-based (Altera Quartus II) |
| Lead-Free | — | unknown |