EP610IPC-10 vs EP610DC-15 Comparação
Comparação detalhada lado a lado de EP610IPC-10 por Altera e EP610DC-15 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.
Comparação de especificações
| Parâmetro | EP610IPC-10 | EP610DC-15 |
|---|---|---|
| Marca | Altera | Altera |
| Categoria | FPGA & CPLD | FPGA & CPLD |
| Status do ciclo de vida | Obsolete | Obsolete |
| Status do estoque | In Stock | In Stock |
| Preço unitário (USD) | $16,40 | $7,95 |
| Family | Altera Classic EPLD | — |
| Device Type | EPLD (Erasable Programmable Logic Device) | — |
| Programmable Gates | 300 usable gates | — |
| Macrocells | 16 | 16 |
| Maximum Operating Frequency | 100 MHz | — |
| Propagation Delay (tPD) | 15 ns (commerical -10 grade) | 15 ns (speed grade -15) |
| Product Terms | 160 total | — |
| Dedicated Inputs | 4 | 20 |
| I/O Pins | 16 | — |
| Total Input Pins | 20 | — |
| Tensão de alimentação | 5 V | — |
| Architecture | Turbo-only AND-OR-NOT, PAL-type | UV-erasable CMOS PAL-type |
| Technology | CMOS EPROM (UV-erasable / OTP) | CMOS |
| Encapsulamento | 24-pin PDIP (Plastic DIP) | 24-pin Ceramic DIP (CDIP-24) with UV window |
| Temperatura de operação | -40C to +85C (industrial) | 0C to 70C (commercial) |
| Programming Method | Altera programming hardware (UV erase for I grade, OTP for C grade) | JEDEC fuse map, UV erasure |
| TTL Emulation | 100% TTL compatible | — |
| Product Family | — | Classic EPLD (EP610) |
| Logic Expanders | — | 4 |
| Bidirectional I/O Pins | — | 16 |
| Total Product Terms | — | 160 |
| Maximum Internal Clock Frequency | — | 71.4 MHz |
| Supply Voltage (VCC) | — | 4.75 V to 5.25 V |
| Tipo de montagem | — | Through-Hole |
| Status RoHS | — | [DATA_NEEDED: RoHS status] |