EP910DC-15 vs EP910DC-30 Comparação
Comparação detalhada lado a lado de EP910DC-15 por Altera e EP910DC-30 por Intel. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.
Comparação de especificações
| Parâmetro | EP910DC-15 | EP910DC-30 |
|---|---|---|
| Marca | Altera | Intel |
| Categoria | FPGA & CPLD | FPGA & CPLD |
| Status do ciclo de vida | Obsolete | Obsolete |
| Status do estoque | In Stock | In Stock |
| Preço unitário (USD) | $10,75 | $15,60 |
| Family | Altera Classic EPLD | Classic EPLD (EP910 series) |
| Device Density | 900 usable gates | — |
| Macrocells | 24 | 24 |
| Logic Elements | [DATA_NEEDED: exact LE count] | — |
| Dedicated Inputs | 12 | 36 |
| Bidirectional I/O Pins | 12 | — |
| Flip-Flops | 10 | — |
| Product Terms per Macrocells | 24 | — |
| Maximum Propagation Delay (tPD) | 15 ns | — |
| Speed Grade | 15 | — |
| Supply Voltage (VCC) | 5 V (typical) | — |
| Temperatura de operação | 0C to +70C (commercial) | 0C to +70C (commercial) |
| Technology | CMOS EPROM, UV-erasable | — |
| Encapsulamento | 24-pin ceramic DIP (DC) | DIP-40 (through-hole, 600 mil) |
| Tipo de montagem | Through-Hole | Through-Hole |
| Nível MSL | [DATA_NEEDED: MSL level] | — |
| Status RoHS | [DATA_NEEDED: not explicitly stated in verified data] | — |
| Architecture | — | PAL-type AND-OR sum-of-products, CMOS |
| Gate Count | — | 900 usable gates |
| Propagation Delay (tPD) | — | 30 ns (max) |
| Clock Frequency (fCNT) | — | 33.3 MHz |
| Outputs (Macrocells) | — | 24 |
| External Clock Pins | — | 2 (CLK1, CLK2) |
| Tensão de alimentação | — | 5 V |
| Process Technology | — | CMOS |
| Programming Method | — | UV-Erasable / OTP |