EP910LC-32 vs EP910LC-35T Comparação

Comparação detalhada lado a lado de EP910LC-32 por Altera e EP910LC-35T por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EP910LC-32 EP910LC-35T
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete NRND
Status do estoque In Stock In Stock
Preço unitário (USD) $9,85 $28,90
Device Family Altera Classic EPLD —
Number of Macrocells 24 —
Number of Usable Gates 900 gates (typical) —
Number of Dedicated Inputs 10 —
Number of I/O Pins 20 —
Encapsulamento PLCC-32 PLCC-44 (J-lead)
Speed Grade -32 —
Maximum Toggle Frequency (fMAX) [DATA_NEEDED: fMAX value in MHz for -32 grade] —
Pin-to-Pin Propagation Delay (tPD) [DATA_NEEDED: tPD in ns for -32 grade] —
Supply Voltage (VCC) 5 V 5 V
Logic Family Low-power CMOS (LC suffix) —
Programming Method UV-erasable or one-time programmable (OTP for LC windowless variant) —
Faixa de temperatura de operação [DATA_NEEDED: commercial or industrial grade] —
I/O Standard TTL-compatible —
Tipo de montagem Surface Mount (PLCC socket or direct solder) Surface Mount (PLCC socket or solder)
Status RoHS unknown [DATA_NEEDED: RoHS status not in verified data]
Nível MSL unknown MSL 3 (168 hours)
Family — Classic EPLD (EP910)
Logic Capacity — 450 usable gates
Macrocells — 24
Propagation Delay (tPD) — 35 ns
Maximum Operating Frequency — 28.6 MHz
User I/O Pins — 36
Process Technology — CMOS (EPROM-based)
Temperatura de operação — 0C to +70C (commercial)
Erasure Method — UV-erasable window (ceramic package) / OTP (plastic)
Programming — Altera programming hardware + MAX+PLUS II

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação