EP910PI-12T vs EP910PC-30 Comparação
Comparação detalhada lado a lado de EP910PI-12T por Altera e EP910PC-30 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.
Comparação de especificações
| Parâmetro | EP910PI-12T | EP910PC-30 |
|---|---|---|
| Marca | Altera | Altera |
| Categoria | FPGA & CPLD | FPGA & CPLD |
| Status do ciclo de vida | NRND | Obsolete |
| Status do estoque | In Stock | In Stock |
| Preço unitário (USD) | $9,95 | $6,50 |
| Family | Altera Classic EPLD | Altera Classic EPLD |
| Macrocells | 24 | 24 |
| Propagation Delay (tPD) | 12 ns | — |
| Maximum Operating Frequency | 76.9 MHz | — |
| Logic Gates | [DATA_NEEDED: logic gate count] | — |
| Supply Voltage (VCC) | 5 V (4.75 V min, 5.25 V max) | 5 V ±10% |
| I/O Pins | 24 | 12 bidirectional |
| Dedicated Inputs | 12 | — |
| External Clock Inputs | 2 | — |
| Outputs | 24 | — |
| Terminals / Pin Count | 44 (PDIP-40 package pinout with NC pins) | — |
| Encapsulamento | 40-pin PDIP (Plastic DIP) | PDIP-40 (plastic DIP, 0.6 inch) |
| Process Technology | CMOS | — |
| Temperatura de operação | 0C to +70C (commercial) | 0C to +70C (commercial) |
| Programmable Technology | UV-erasable EPROM | — |
| Programming Interface | JEDEC-standard | — |
| Status RoHS | Non-compliant (legacy PDIP package, contains lead) | Non-compliant (contains lead, PDIP package) |
| Status do ciclo de vida | NRND / EOL (mature legacy product) | — |
| Usable Gates | — | ~450 |
| Pin-to-Pin Propagation Delay (tPD) | — | 30 ns |
| Maximum Counter Frequency (fCNT) | — | 33.3 MHz |
| Logic Inputs | — | 36 dedicated |
| Logic Array Blocks (LABs) | — | 4 |
| Programming Technology | — | UV-erasable EPROM cell |
| TTL Emulation | — | 100% TTL-compatible |
| Power Dissipation | — | [DATA_NEEDED: power dissipation mW] |
| Tipo de montagem | — | Through-hole DIP |