EPM3064ALC44-7N vs EPM3064ATC44-7N Comparação

Comparação detalhada lado a lado de EPM3064ALC44-7N por Intel e EPM3064ATC44-7N por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM3064ALC44-7N EPM3064ATC44-7N
Marca Intel Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Última compra Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $3,95 $2,30
Family MAX 3000A MAX 3000A
Logic IC Type CPLD (Complex Programmable Logic Device) —
Macrocells 64 —
Logic Array Blocks (LABs) 2 —
Usable Gates 1,250 1,250
Number of User I/O Pins 34 —
Pin-to-Pin Delay (tPD) 7.5 ns 7.5 ns
Maximum Frequency 135.1 MHz —
Core Technology CMOS EEPROM —
Supply Voltage (VCCINT) 3.3 V —
I/O Tolerance 5 V-tolerant —
In-System Programmability Yes (IEEE Std 1149.1 JTAG) —
Encapsulamento 44-pin PLCC 44-pin TQFP
Tipo de montagem Surface Mount (PLCC socket compatible) Surface Mount
Temperatura de operação 0C to +70C (commercial) 0°C to +85°C (commercial)
Status RoHS [DATA_NEEDED: RoHS status] Compliant
Programming Software Quartus II / Quartus Prime (legacy MAX+PLUS II supported) —
Device Type — CPLD (Complex Programmable Logic Device)
Macro Cells — 64
Logic Array Blocks — 2
User I/O Pins — 34
Número de pinos — 44
Speed Grade — -7 (7.5 ns pin-to-pin delay)
Maximum Counter Frequency — 192.3 MHz (-7 grade)
Supply Voltage (VCC) — 3.3 V
MultiVolt I/O — 1.8 V / 2.5 V / 3.3 V
Programmability — EEPROM, in-system programmable (ISP)
JTAG Interface — IEEE Std. 1149.1 compliant
ISP Standard — IEEE Std. 1532 compliant
Boundary-Scan Test (BST) — Built-in, JTAG-driven

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação