EPM3512AQC208-10N vs EPM3512AQC208-10-10N Comparação

Comparação detalhada lado a lado de EPM3512AQC208-10N por Intel e EPM3512AQC208-10-10N por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM3512AQC208-10N EPM3512AQC208-10-10N
Marca Intel Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $42,80 $31,20
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 512 512
Usable Gates Up to 10,000 10,000
Logic Array Blocks (LABs) 16 —
User I/Os 172 172
Encapsulamento 208-pin PQFP (Plastic Quad Flat Pack) 208-pin PQFP (Plastic Quad Flat Pack)
Tensão de alimentação 3.3 V —
Pin-to-Pin Delay 4.5 ns (-10 speed grade) —
Maximum Internal Frequency 227.3 MHz —
Speed Grade -10 —
Process Technology CMOS EEPROM CMOS EEPROM
In-System Programming IEEE Std. 1149.1 JTAG, IEEE Std. 1532 —
Boundary-Scan Test (BST) Built-in, IEEE 1149.1 compliant —
I/O Standards MultiVolt (1.8V / 2.5V / 3.3V) —
Temperatura de operação 0 C to 70 C (commercial) 0 °C to +70 °C (commercial)
Status RoHS [DATA_NEEDED: RoHS status not in verified web data] —
Logic Elements / LABs — 16 Logic Array Blocks
Propagation Delay (tPD) — 10 ns (-10 speed grade)
Maximum Frequency (fCNT) — 87 MHz
Supply Voltage - Core (VCCINT) — 3.3 V
I/O Supply Voltage (VCCIO) — 2.5 V / 3.3 V / 5.0 V
In-System Programmability — Yes, IEEE Std. 1532 compliant
Boundary-Scan (JTAG) — Yes, IEEE 1149.1
PCI-SIG Compliance — PCI Local Bus Specification Rev 2.2 (at -10 speed grade)
Tipo de montagem — Surface Mount
Lead-Free / RoHS — [DATA_NEEDED: RoHS status]

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação