EPM3512AQC208-7 vs EPM3512AQC210-10 Comparação

Comparação detalhada lado a lado de EPM3512AQC208-7 por Intel e EPM3512AQC210-10 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM3512AQC208-7 EPM3512AQC210-10
Marca Intel Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida NRND NRND
Status do estoque In Stock In Stock
Preço unitário (USD) $41,72 $25,40
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 512 —
Usable Gates 10,000 —
Propagation Delay (tPD) 7.5 ns —
Counter Frequency (fCNT) 116.3 MHz —
User I/Os 172 —
Logic Elements / LEs N/A (CPLD macrocell architecture) —
Supply Voltage (VCCINT) 3.3 V —
I/O Standards Supported 5.0 V, 3.3 V, 2.5 V (MultiVolt I/O) —
Encapsulamento 208-Pin PQFP (FQFP, gull-wing) PQFP-210
Temperatura de operação 0 C to +70 C (commercial) 0C to +70C (commercial)
Programming In-System Programmable via JTAG (IEEE Std. 1532) —
Process Technology CMOS EEPROM, 0.30 um —
Status RoHS Compliant [DATA_NEEDED: rohs_compliance_status]
Lead-Free Yes —
Logic Macrocells — 512
Logic Array Blocks (LABs) — 16 (32 macrocells each)
Maximum User I/O Pins — 172
Speed Grade — -10 (10 ns tPD)
Pin-to-Pin Propagation Delay (tPD1, max) — 10 ns
Maximum Operating Frequency (fCNT) — 125 MHz
Supply Voltage - Core (VCCINT) — 3.3 V
Supply Voltage - I/O (VCCIO) — 3.3 V or 2.5 V
Input Voltage Tolerance — 5.0 V tolerant
Programmable Technology — EEPROM (in-system programmable)
Programming Interface — JTAG (IEEE 1149.1) / ISP
Tipo de montagem — Surface Mount

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação