EPM3512AQC210-7 vs EPM3512AQC210-10 Comparação
Comparação detalhada lado a lado de EPM3512AQC210-7 por Altera e EPM3512AQC210-10 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.
Comparação de especificações
| Parâmetro | EPM3512AQC210-7 | EPM3512AQC210-10 |
|---|---|---|
| Marca | Altera | Altera |
| Categoria | FPGA & CPLD | FPGA & CPLD |
| Status do ciclo de vida | NRND | NRND |
| Status do estoque | In Stock | In Stock |
| Preço unitário (USD) | $21,85 | $25,40 |
| Family | MAX 3000A | MAX 3000A |
| Device Type | CPLD (Complex Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Macrocells | 512 | — |
| Logic Array Blocks (LABs) | 16 | 16 (32 macrocells each) |
| Maximum User I/O Pins | 172 | 172 |
| Dedicated Input Pins | 12 | — |
| Encapsulamento | PQFP-208 | PQFP-210 |
| Contagem de pinos | 208 | — |
| Tipo de montagem | Surface Mount | Surface Mount |
| Operating Voltage (Core) | 3.3 V | — |
| Min Supply Voltage | 3.0 V | — |
| Max Supply Voltage | 3.6 V | — |
| I/O Voltage Support | 1.8 V / 2.5 V / 3.3 V / 5.0 V (MultiVolt I/O) | — |
| Pin-to-Pin Delay | 7 ns (speed grade -7) | — |
| Speed Grade | 7 ns | -10 (10 ns tPD) |
| In-System Programmability | Yes (JTAG, IEEE 1149.1) | — |
| Temperatura de operação | [DATA_NEEDED: operating temperature range] | 0C to +70C (commercial) |
| Non-Volatile Configuration | Yes (EEPROM-based) | — |
| Status RoHS | [DATA_NEEDED: RoHS compliance] | [DATA_NEEDED: rohs_compliance_status] |
| Logic Macrocells | — | 512 |
| Pin-to-Pin Propagation Delay (tPD1, max) | — | 10 ns |
| Maximum Operating Frequency (fCNT) | — | 125 MHz |
| Supply Voltage - Core (VCCINT) | — | 3.3 V |
| Supply Voltage - I/O (VCCIO) | — | 3.3 V or 2.5 V |
| Input Voltage Tolerance | — | 5.0 V tolerant |
| Programmable Technology | — | EEPROM (in-system programmable) |
| Programming Interface | — | JTAG (IEEE 1149.1) / ISP |