EPM7128ELC84-12 vs EPM5192LC84-2 Comparação
Comparação detalhada lado a lado de EPM7128ELC84-12 por Altera e EPM5192LC84-2 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.
Comparação de especificações
| Parâmetro | EPM7128ELC84-12 | EPM5192LC84-2 |
|---|---|---|
| Marca | Altera | Altera |
| Categoria | FPGA & CPLD | FPGA & CPLD |
| Status do ciclo de vida | Obsolete | Obsolete |
| Status do estoque | In Stock | In Stock |
| Preço unitário (USD) | $10,40 | $7,10 |
| Family | MAX 7000 (MAX 7000E series) | MAX 5000 |
| Logic Family | CMOS, EEPROM-based | — |
| Usable Gates | 2,500 | — |
| Macrocells | 128 | 192 |
| Logic Array Blocks (LABs) | 8 | — |
| User I/Os | 84 | — |
| Propagation Delay (tpd1) | 12 ns | — |
| Internal Global Clock Frequency | 90.9 MHz | — |
| Setup Time | 4.5 ns | — |
| Supply Voltage (VCCINT / VCCIO) | 5 V (4.75 V to 5.25 V) | — |
| Temperatura de operação | 0C to +70C (commercial) | Commercial (0C to +70C) |
| Encapsulamento | 84-pin PLCC (J-Lead, QCCJ) | 84-pin PLCC (LC) |
| Tipo de montagem | Surface Mount (PLCC socket compatible) | Surface Mount |
| Programming Interface | JTAG (IEEE 1149.1) / ISP | — |
| Contagem de pinos | 84 | — |
| Status RoHS | Non-compliant (legacy 5V part, SnPb finish) | Non-compliant (SnPb lead finish typical for this vintage) |
| Device Type | — | EPLD (UV-Erasable / OTP Complex PLD) |
| Speed Grade | — | -2 |
| Tensão de alimentação | — | 5 V (TTL-compatible I/O) |
| Technology | — | CMOS, UV-erasable / OTP |
| Logic Elements | — | AND-OR array with macrocell flip-flops |
| Programming Method | — | Altera legacy programmer (JEDEC bitstream) |
| Status do ciclo de vida | — | Obsolete (last Altera MAX 5000 production) |
| JTAG Support | — | Vendor-specific programming interface (pre-IEEE 1532) |
| I/O Standard | — | TTL, 5V CMOS-compatible |