EPM7256SQC208-7N vs EPM7256SQC208-15 Comparação

Comparação detalhada lado a lado de EPM7256SQC208-7N por Altera e EPM7256SQC208-15 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM7256SQC208-7N EPM7256SQC208-15
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete NRND
Status do estoque In Stock In Stock
Preço unitário (USD) $27,20 $3,65
Family MAX 7000S MAX 7000S
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 256 256
Usable Gates 5,000 5000
Logic Array Blocks (LABs) 16 16
User I/O Pins 164 164
Speed Grade -7 (7.5 ns pin-to-pin) —
Maximum Frequency 128.2 MHz —
Supply Voltage (VCC) 5 V —
Technology CMOS EEPROM —
Configuration Memory Non-volatile EEPROM (no external config needed) EEPROM (non-volatile)
Encapsulamento 208-pin PQFP (Plastic Quad Flat Pack) 208-pin PQFP (28x28 mm)
Tipo de montagem Surface Mount Surface Mount
Temperatura de operação Commercial (0C to +70C) —
JTAG Interface IEEE 1149.1 boundary-scan (ISP capable) —
Minimum DC Input Voltage -0.5 V —
Input Undershoot Tolerance -2.0 V for <100 mA, <20 ns —
Status RoHS Compliant (N suffix = lead-free) Contains lead / RoHS non-compliant (per third-party listing)
Pin-to-Pin Delay (tPD) 7.5 ns 15 ns
Open-Drain Output Optional per I/O pin —
Series — EPM7256
Supply Voltage (VCCINT) — 4.75 V to 5.25 V
Faixa de temperatura de operação — 0 C to +70 C (Commercial)
Programmable Power Mode — Yes (per-macrocell turbo-bit)
JTAG (IEEE 1149.1) Boundary-Scan — Yes
In-System Programmability (ISP) — Yes
Lead-Free Status — Contains lead

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação