EPM7256SRC208-10N vs EPM7256SQC208-7N Comparação

Comparação detalhada lado a lado de EPM7256SRC208-10N por Intel e EPM7256SQC208-7N por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Intel
EPM7256SRC208-10N EPM7256SRC208-10N - MAX 7000S CPLD 256 Macro | Intel

EPM7256SRC208-10N - MAX 7000S CPLD 256 Macro | Intel

EPM7256SRC208-10N Obsolete

Comparação de especificações

Parâmetro EPM7256SRC208-10N EPM7256SQC208-7N
Marca Intel Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $27,20 $27,20
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Family MAX 7000S MAX 7000S
Macrocells 256 256
Usable Gates 5,000 5,000
User I/O Pins 164 164
Pin-to-Pin Delay (tPD) 10 ns 7.5 ns
Maximum Counter Frequency 100 MHz —
Tensão de alimentação 5.0 V —
Configuration Memory EEPROM (non-volatile) Non-volatile EEPROM (no external config needed)
In-System Programmability Yes (IEEE 1149.1 JTAG) —
Encapsulamento 208-pin RQFP (PowerQuad Flat Pack) 208-pin PQFP (Plastic Quad Flat Pack)
Tipo de montagem Surface Mount Surface Mount
Temperatura de operação 0C to +70C (commercial) Commercial (0C to +70C)
Status RoHS Compliant (N suffix = lead-free) Compliant (N suffix = lead-free)
Logic Levels 5.0 V TTL/CMOS compatible —
Number of Logic Array Blocks [DATA_NEEDED: number of LABs] —
Maximum User Flash Memory [DATA_NEEDED: user flash memory] —
Logic Array Blocks (LABs) — 16
Speed Grade — -7 (7.5 ns pin-to-pin)
Maximum Frequency — 128.2 MHz
Supply Voltage (VCC) — 5 V
Technology — CMOS EEPROM
JTAG Interface — IEEE 1149.1 boundary-scan (ISP capable)
Minimum DC Input Voltage — -0.5 V
Input Undershoot Tolerance — -2.0 V for <100 mA, <20 ns
Open-Drain Output — Optional per I/O pin

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação