H5CG28AGBDX022 vs H5CG24AGBDX022 Comparação
Comparação detalhada lado a lado de H5CG28AGBDX022 por SK hynix e H5CG24AGBDX022 por SK hynix. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.
Comparação de especificações
| Parâmetro | H5CG28AGBDX022 | H5CG24AGBDX022 |
|---|---|---|
| Marca | SK hynix | SK hynix |
| Categoria | Memory ICs | Memory ICs |
| Status do ciclo de vida | Ativo | Ativo |
| Status do estoque | In Stock | In Stock |
| Preço unitário (USD) | $1,00 | $0,00 |
| Manufacturer | SK hynix | — |
| Product Family | H5CG2 series (DDR5 SDRAM) | — |
| Tipo de memória | DDR5 SDRAM | DDR5 SDRAM |
| Density | [DATA_NEEDED: verified density in Gb] | [DATA_NEEDED: die density (Gb)] |
| Organização da memória | [DATA_NEEDED: verified organization] | [DATA_NEEDED: die organization (x8/x16)] |
| Speed Grade | [DATA_NEEDED: verified speed grade] | [DATA_NEEDED: DDR5 speed bin (Mbps)] |
| Supply Voltage (VDD) | 1.1 V (DDR5 class nominal) | — |
| Package Type | [DATA_NEEDED: verified package and ball count] | [DATA_NEEDED: FBGA ball count / package code] |
| Tipo de montagem | Surface Mount (BGA) | Surface Mount (BGA) |
| ECC | On-die ECC (DDR5 feature) | On-die ECC (DDR5 standard feature) |
| Burst Length | 16 / 32 (DDR5 feature) | 16 (BL16, DDR5 standard) |
| Temperatura de operação | [DATA_NEEDED: verified temperature range] | [DATA_NEEDED: commercial/industrial range] |
| Interface | DDR5 synchronous interface | — |
| Status RoHS | [DATA_NEEDED: verified RoHS status] | [DATA_NEEDED: RoHS compliance statement] |
| Packing | [DATA_NEEDED: verified packing type] | — |
| Nível MSL | [DATA_NEEDED: verified MSL] | — |
| Manufacturer Series | — | H5CG Series (SK hynix DDR5) |
| Supply Voltage VDD | — | 1.1 V (DDR5 nominal, per SK hynix DDR5 family) |
| Taxa de dados | — | [DATA_NEEDED: data transfer rate] |
| Latência CAS | — | [DATA_NEEDED: CL at rated speed bin] |
| Bank Count | — | 32 banks / 8 bank groups (DDR5 architecture) |
| Tipo de interface | — | DDR5 (DFE-based receiver) |
| JEDEC Standard | — | DDR5 SDRAM JEDEC standard compatible |