H5CG48AGBDX014N vs H5CG24AGBDX022N Comparação
Comparação detalhada lado a lado de H5CG48AGBDX014N por SK hynix e H5CG24AGBDX022N por SK hynix. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.
Comparação de especificações
| Parâmetro | H5CG48AGBDX014N | H5CG24AGBDX022N |
|---|---|---|
| Marca | SK hynix | SK hynix |
| Categoria | Memory ICs | Memory ICs |
| Status do ciclo de vida | Ativo | Ativo |
| Status do estoque | In Stock | In Stock |
| Preço unitário (USD) | $70,00 | $0,00 |
| Manufacturer | SK Hynix | SK hynix |
| Product Type | DDR5 SDRAM | — |
| Density | 16 Gb (2G x 8) | 16 Gbit (2 GB) |
| Organização da memória | x8 (2G x 8) | [DATA_NEEDED: x8 or x16] |
| Memory Family | DDR5 (H5CG A-die generation) | — |
| Taxa de dados | [DATA_NEEDED: data rate in Mbps for 014 speed grade (018N sibling: 5600 Mbps)] | [DATA_NEEDED: data rate / speed bin] |
| Supply Voltage Class | [DATA_NEEDED: VDD per datasheet (DDR5 class 1.1 V)] | — |
| Encapsulamento | 78-ball FBGA | — |
| Tipo de montagem | Surface Mount | Surface Mount |
| Interface | DDR5, 2 independent 8-bit sub-channels | — |
| ECC | On-die ECC (ODE) | — |
| Temperatura de operação | [DATA_NEEDED: operating temperature range] | [DATA_NEEDED: operating temperature range] |
| On-Die Termination | Yes (ODT) | — |
| Bank Groups | 8 (DDR5 architecture) | [DATA_NEEDED: bank group count] |
| Status RoHS | unknown | unknown |
| Nível MSL | [DATA_NEEDED: moisture sensitivity level] | [DATA_NEEDED: MSL level] |
| Status do ciclo de vida | Active | — |
| Product Family | — | H5CG24 series DDR5 SDRAM |
| Tipo de memória | — | DDR5 SDRAM |
| VDD Supply Voltage | — | [DATA_NEEDED: VDD value] |
| VDDQ Supply Voltage | — | [DATA_NEEDED: VDDQ value] |
| Latência CAS | — | [DATA_NEEDED: CL value] |
| Package Type | — | [DATA_NEEDED: FBGA package code and body size] |
| On-Die ECC | — | Yes (DDR5 generation feature) |
| Tipo de interface | — | SSTL / POD (DDR5 per JEDEC) |