MC9S12D64CFUE vs MC9S12DG128VFUE Comparação
Comparação detalhada lado a lado de MC9S12D64CFUE por NXP Semiconductors e MC9S12DG128VFUE por NXP Semiconductors. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.
Comparação de especificações
| Parâmetro | MC9S12D64CFUE | MC9S12DG128VFUE |
|---|---|---|
| Marca | NXP Semiconductors | NXP Semiconductors |
| Categoria | Microcontrollers | Microcontrollers |
| Status do ciclo de vida | NRND | NRND |
| Status do estoque | In Stock | In Stock |
| Preço unitário (USD) | $16,20 | $0,00 |
| Core | HCS12 (16-bit CISC) | — |
| Maximum CPU Frequency | 25 MHz | — |
| Program Memory (Flash) | 64 KB (64K x 8) | — |
| RAM | 4 KB | — |
| EEPROM | 1 KB | — |
| Number of I/O | 59 | 59 |
| ADC | 8-channel, 10-bit | — |
| Tensão de alimentação | 2.5 V / 5 V | 2.35 V to 2.75 V (core); 5 V I/O per distributor data |
| Encapsulamento | 80-QFP (14 x 14 mm) | 80-QFP (14x14 mm), LQFP-80 |
| Tipo de montagem | Surface Mount | Surface Mount |
| Communication Peripherals | 2x SCI (UART), SPI, I2C, MSCAN (CAN 2.0A/B) | — |
| Timers | ECT, TIM, PWM, PIT | — |
| Temperatura de operação | [DATA_NEEDED: operating temperature range] | [DATA_NEEDED: operating temperature range] |
| Status RoHS | [DATA_NEEDED: RoHS compliance status] | [DATA_NEEDED: RoHS status] |
| Packaging | Tray | — |
| Core Processor | — | HCS12 (16-bit CISC) |
| Core Size | — | 16-bit |
| Maximum Clock Speed | — | 25 MHz |
| Program Memory Size | — | 128KB (128K x 8) |
| Program Memory Type | — | FLASH |
| RAM Size | — | 8K x 8 |
| EEPROM Size | — | 2K x 8 |
| Connectivity | — | CANbus, I2C, SCI, SPI |
| Peripherals | — | PWM, WDT, LVD, POR |
| ADC Resolution | — | 10-bit |
| Number of ADC Channels | — | 16 (two 8-channel ADCs) |
| Largura do barramento de dados | — | 16 bit |
| Qualification | — | Automotive AEC-Q100 (per Arrow listing) |
| Status do ciclo de vida | — | NRND (Not Recommended for New Designs) per NXP |