MPC8548PXAUJB vs SPC8548PXAUJB Comparação

Comparação detalhada lado a lado de MPC8548PXAUJB por NXP Semiconductors e SPC8548PXAUJB por NXP Semiconductors. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

NXP Semiconductors
MPC8548PXAUJB MPC8548PXAUJB - PowerPC e500 MPU 1.333GHz 783-FCBGA | NXP

MPC8548PXAUJB - PowerPC e500 MPU 1.333GHz 783-FCBGA | NXP

MPC8548PXAUJB ✓ Ativo
NXP Semiconductors
SPC8548PXAUJB SPC8548PXAUJB - PowerPC e500 MPU 1.333GHz 783-FCBGA | NXP

SPC8548PXAUJB - PowerPC e500 MPU 1.333GHz 783-FCBGA | NXP

SPC8548PXAUJB ✓ Ativo

Comparação de especificações

Parâmetro MPC8548PXAUJB SPC8548PXAUJB
Marca NXP Semiconductors NXP Semiconductors
Categoria Microcontrollers Microcontrollers
Status do ciclo de vida Ativo Ativo
Status do estoque In Stock In Stock
Preço unitário (USD) $121,75 $0,00
Manufacturer NXP Semiconductors (formerly Freescale) NXP Semiconductors (formerly Freescale)
Series PowerQUICC III / MPC85xx MPC85xx / PowerQUICC III
Core Architecture PowerPC e500 (32-bit) —
Number of Cores 1 —
Maximum Core Frequency 1.333 GHz —
Encapsulamento 783-FCBGA (29x29 mm) 783-ball FCBGA / FC-PBGA, 29x29 mm
Tipo de montagem Surface Mount Surface Mount, flip-chip BGA
Temperatura de operação [DATA_NEEDED: operating temperature range] [DATA_NEEDED: operating temperature range]
L1 Cache 32 KB instruction + 32 KB data —
L2 Cache [DATA_NEEDED: L2 cache size] —
Memory Controller DDR2 SDRAM, up to [DATA_NEEDED: max memory] —
Ethernet 4x Gigabit Ethernet (SGMII) Integrated multi-MAC (RGMII)
PCI Express [DATA_NEEDED: PCIe lane count] Integrated
RapidIO Yes (serial RapidIO) —
QUICC Engine Yes (protocol offload subsystem) —
Status RoHS Compliant (per NXP product page) [DATA_NEEDED: RoHS compliance]
Lead-Free Yes —
Core — PowerPC e500 (32-bit)
Core Count — 1
Core Frequency — 1.333 GHz
Bit Width — 32-bit
Co-Processors / DSP — Signal Processing Engine (SPE); Security Engine (SEC)
Tensão de alimentação — 1.0 V core / 1.8 V / 2.5 V / 3.3 V I/O
Memory Interface — DDR1/DDR2 controller (integrated)
Local Bus — Enhanced local bus controller (eLBC)
Nível MSL — [DATA_NEEDED: MSL]
Instruction Set — Power Architecture Book E + SPE (APU)

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação