EPC2TI32 vs EPC2TC32N Сравнение
Подробное сравнение бок о бок EPC2TI32 от Altera и EPC2TC32N от Altera. Сравните ключевые характеристики, электрические параметры, упаковку, статус жизненного цикла, цены и наличие, чтобы выбрать лучший компонент для ваших требований.
Сравнение характеристик
| Параметр | EPC2TI32 | EPC2TC32N |
|---|---|---|
| Бренд | Altera | Altera |
| Категория | Memory ICs | Memory ICs |
| Статус жизненного цикла | Obsolete | Obsolete |
| Наличие | In Stock | In Stock |
| Цена за единицу (USD) | $7,40 | $9,20 |
| Memory Density | 1.6 Mbit | — |
| Тип памяти | Flash (in-system programmable) | Flash Configuration PROM |
| Configuration Interface | Serial (Altera FPGA configuration protocol) | — |
| Configuration Clock Frequency | 10 MHz | — |
| JTAG Interface | IEEE 1149.1 boundary-scan (ISP + JTAG) | — |
| Напряжение питания | 3.0 V to 5.5 V | — |
| Корпус | 32-pin TQFP (7x7 mm) | 32-TQFP (7x7 mm) |
| Тип монтажа | Surface Mount | Surface Mount |
| Рабочая температура | -40C to +85C | 0 °C to +70 °C (Commercial) |
| Compatible FPGA Families | APEX II, APEX 20K, Mercury, FLEX 10K, ACEX 1K, Cyclone | — |
| Cascading Support | Yes (multiple devices for larger bitstreams) | — |
| Data Compression | Altera compressed bitstream compatible | — |
| Program/Erase Cycles | [DATA_NEEDED: endurance cycles] | — |
| Статус RoHS | [DATA_NEEDED: RoHS compliance] | [DATA_NEEDED: RoHS compliance status] |
| Lead-Free | [DATA_NEEDED: lead-free status] | — |
| Manufacturer | — | Altera (now Intel) |
| Размер памяти | — | 1.6 Mbit |
| Programmable Type | — | In System Programmable (ISP) |
| Интерфейс | — | JTAG (IEEE 1149.1) + serial/parallel |
| Supply Voltage - VCCINT | — | 3.0 V to 3.6 V or 4.75 V to 5.25 V |
| Supply Voltage - VCCIO | — | 3.0 V to 3.6 V or 4.75 V to 5.25 V |
| Max Configuration Clock | — | 8 MHz |
| Supported FPGA Families | — | ACEX 1K, APEX 20K, APEX II, Arria GX, Cyclone, Cyclone II, FLEX 10K, FLEX 6000, Mercury, Stratix, Stratix GX, Stratix II, Stratix II GX |
| Daisy-Chain Support | — | Yes (multi-FPGA cascade) |
| JTAG Compliance | — | IEEE 1149.1 |
| Configuration Mode | — | Serial (AS) or Parallel (PS/AP) |