EPF10K200SRC240-1 vs EPF10K200SRC240-2X Сравнение

Подробное сравнение бок о бок EPF10K200SRC240-1 от Intel и EPF10K200SRC240-2X от Altera. Сравните ключевые характеристики, электрические параметры, упаковку, статус жизненного цикла, цены и наличие, чтобы выбрать лучший компонент для ваших требований.

Altera
EPF10K200SRC240-2X EPF10K200SRC240-2X - FLEX 10K 200K Gates 9984 Cells FPGA | Altera

EPF10K200SRC240-2X - FLEX 10K 200K Gates 9984 Cells FPGA | Altera

EPF10K200SRC240-2X ⚠ Последняя закупка

Сравнение характеристик

Параметр EPF10K200SRC240-1 EPF10K200SRC240-2X
Бренд Intel Altera
Категория FPGA & CPLD FPGA & CPLD
Статус жизненного цикла NRND Последняя закупка
Наличие In Stock In Stock
Цена за единицу (USD) $112,00 $70,05
Manufacturer Intel (formerly Altera) —
Series FLEX-10KS FLEX 10KS
Family FLEX 10K Embedded Programmable Logic FLEX 10KE
Device Type FPGA - Field Programmable Gate Array —
Number of Logic Elements 9984 —
Number of LABs (Logic Array Blocks) 1248 —
Number of EABs (Embedded Array Blocks) 24 —
Total EAB RAM Bits 40960 —
Total SRAM Bits 98304 —
Typical System Gates 200000 —
Maximum System Gates 513000 —
Number of I/O Pins 182 —
Supply Voltage - Core 5.0 V —
Supply Voltage - I/O 3.3 V / 5.0 V (multiVolt) —
Тип монтажа Surface Mount Surface Mount
Рабочая температура -40C to +85C (industrial) 0 C to +70 C (Commercial)
Корпус / Типоразмер 240-BFQFP Exposed Pad (RQFP-240) —
Supplier Device Package 240-RQFP (32x32 mm) —
Speed Grade -1 (fastest) -2X (industrial, upper-mid speed)
Programmability SRAM-based, in-system via JTAG —
JTAG (IEEE 1149.1) Yes —
Статус RoHS [DATA_NEEDED: rohs status] —
Lead-Free [DATA_NEEDED: lead-free status] —
Logic Cells — 9984
Logic Array Blocks (LABs) — 1248
Equivalent Gates — 200,000
Embedded RAM (approx.) — 98 Kbits
User I/Os (max in family) — 470
User I/Os (this package) — 182
Propagation Delay — 0.4 ns to 0.8 ns
Max Internal Frequency — 200 MHz
Core Voltage (VCCINT) — 2.5 V
I/O Voltage (VCCIO) — 3.3 V (banks; 5 V tolerant inputs)
Корпус — RQFP-240 (240-pin Power Quad Flat Pack, 34.6 x 34.6 mm, 0.5 mm pitch)
Process Technology — CMOS
Configuration Method — JTAG / Passive Serial (PS)
Boundary-Scan (JTAG) — IEEE 1149.1 compliant
Lead-Free / RoHS — [DATA_NEEDED: explicit lead-free status]
Уровень MSL — [DATA_NEEDED: moisture sensitivity level]

Даташиты & ресурсы

Все товары Создать BOM Запросить цену