EPM3064ATC100-10N vs EPM3064AT100-10N Сравнение

Подробное сравнение бок о бок EPM3064ATC100-10N от Altera и EPM3064AT100-10N от Altera. Сравните ключевые характеристики, электрические параметры, упаковку, статус жизненного цикла, цены и наличие, чтобы выбрать лучший компонент для ваших требований.

Altera
EPM3064ATC100-10N EPM3064ATC100-10N - MAX 3000A CPLD, 64 Macrocells, 66 I/O | Altera

EPM3064ATC100-10N - MAX 3000A CPLD, 64 Macrocells, 66 I/O | Altera

EPM3064ATC100-10N ✓ Активен

Сравнение характеристик

Параметр EPM3064ATC100-10N EPM3064AT100-10N
Бренд Altera Altera
Категория FPGA & CPLD FPGA & CPLD
Статус жизненного цикла Активен NRND
Наличие In Stock In Stock
Цена за единицу (USD) $2,43 $5,45
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 64 64
Logic Array Blocks (LABs) 2 4
Maximum User I/O Pins 66 —
Usable Gates 1,250 1,250
Pin-to-Pin Delay (tPD) 10 ns —
Supply Voltage (VCCINT) 3.3 V (3.0 V to 3.6 V) 3.3 V
In-System Programmability Yes - IEEE Std. 1149.1 JTAG, IEEE Std. 1532 —
Boundary-Scan Test (BST) Yes - JTAG compliant IEEE Std. 1149.1 compliant
Configuration Memory Non-volatile EEPROM EEPROM (non-volatile)
Program/Erase Cycles 100 minimum —
MultiVolt I/O Yes - 1.8 V / 2.5 V / 3.3 V / 5 V tolerant —
Рабочая температура 0C to +70C (commercial) —
Корпус 100-pin TQFP TQFP-100 (T100), 14 mm x 14 mm
Тип монтажа Surface Mount —
Статус RoHS Compliant (lead-free) [DATA_NEEDED: RoHS compliance status]
User I/O Pins — 66
Speed Grade — -10 (10 ns pin-to-pin delay)
I/O Bank Voltage — 3.3 V
5 V Tolerant Inputs — Yes (via clamping diodes)
Programming Interface — JTAG (IEEE Std. 1149.1) with pin-locking
ISP Compliance — IEEE Std. 1532
Operating Temperature (Commercial) — 0C to +70C
Lead-Free — [DATA_NEEDED: lead-free finish]

Даташиты & ресурсы

Все товары Создать BOM Запросить цену