EPM3512AQC208-10S vs EPM3512AQC208-3N Сравнение

Подробное сравнение бок о бок EPM3512AQC208-10S от Altera и EPM3512AQC208-3N от Altera. Сравните ключевые характеристики, электрические параметры, упаковку, статус жизненного цикла, цены и наличие, чтобы выбрать лучший компонент для ваших требований.

Сравнение характеристик

Параметр EPM3512AQC208-10S EPM3512AQC208-3N
Бренд Altera Altera
Категория FPGA & CPLD FPGA & CPLD
Статус жизненного цикла Obsolete Obsolete
Наличие In Stock In Stock
Цена за единицу (USD) $9,75 $16,40
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 512 512
Usable Gates 1750 —
Logic Array Blocks (LABs) 32 (16 macrocells each) 16
Корпус 208-pin FineLine BGA-256 PQFP-208
User I/Os 208 —
Speed Grade -10 (tPD1 = 7.5 ns) —
Propagation Delay (tPD1) 7.5 ns (pin-to-pin) —
Supply Voltage - VCCINT (internal) 3.3 V —
Supply Voltage - VCCIO (I/O) 2.5 V, 3.3 V, or 5.0 V (MultiVolt) —
Programming Technology CMOS EEPROM EEPROM (non-volatile, in-system programmable)
In-System Programmability (ISP) Yes (IEEE Std. 1149.1 JTAG) —
PCI Compliance Yes (PCI Local Bus Specification Rev 2.2) —
Рабочая температура 0C to +70C (commercial) 0C to +70C (commercial)
Boundary-Scan (JTAG) Yes (1149.1 compliant) —
Program/Erase Endurance 100 cycles minimum —
Logic Family CMOS —
Process Technology EEPROM-based CMOS —
Статус RoHS [DATA_NEEDED: rohs_status] [DATA_NEEDED: not stated in retrieved snippets]
User I/O Pins — 172
Macrocells per LAB — 32
Pin-to-Pin Logic Delay — 3 ns (speed grade -3)
Global Clock Setup Time — [DATA_NEEDED: actual tSU at 3 ns grade]
Core Supply Voltage (VCCINT) — 3.3 V
I/O Supply Voltage (VCCIO) — 3.3 V (MultiVolt 1.8 V / 2.5 V / 3.3 V / 5.0 V tolerant)
Тип монтажа — Surface Mount
JTAG / Boundary Scan — IEEE 1149.1 compliant
ISP Compliance — IEEE Std. 1532
Lead-Free / Halogen-Free — [DATA_NEEDED]

Даташиты & ресурсы

Все товары Создать BOM Запросить цену