EPM7256SRC208-15N vs EPM7256SQC208-7N Сравнение

Подробное сравнение бок о бок EPM7256SRC208-15N от Altera и EPM7256SQC208-7N от Altera. Сравните ключевые характеристики, электрические параметры, упаковку, статус жизненного цикла, цены и наличие, чтобы выбрать лучший компонент для ваших требований.

Altera
EPM7256SRC208-15N EPM7256SRC208-15N - MAX 7000S CPLD 256 Macro | Altera

EPM7256SRC208-15N - MAX 7000S CPLD 256 Macro | Altera

EPM7256SRC208-15N Obsolete

Сравнение характеристик

Параметр EPM7256SRC208-15N EPM7256SQC208-7N
Бренд Altera Altera
Категория FPGA & CPLD FPGA & CPLD
Статус жизненного цикла Obsolete Obsolete
Наличие In Stock In Stock
Цена за единицу (USD) $27,20 $27,20
Series MAX 7000S —
Macrocells 256 256
Usable Gates 5,000 5,000
User I/O Pins 164 164
Logic Array Blocks (LABs) 16 16
Pin-to-Pin Delay (tPD) 15 ns 7.5 ns
Maximum Counter Frequency 76.9 MHz —
Напряжение питания 5 V —
Configuration Memory EEPROM (non-volatile) Non-volatile EEPROM (no external config needed)
Корпус 208-pin RQFP (PowerQuad Flat Pack) 208-pin PQFP (Plastic Quad Flat Pack)
Тип монтажа Surface Mount Surface Mount
Рабочая температура 0C to +70C (commercial) Commercial (0C to +70C)
In-System Programmability Yes (IEEE 1149.1 JTAG) —
I/O Standard 5 V TTL/CMOS compatible —
Статус RoHS Compliant (N suffix) Compliant (N suffix = lead-free)
Lead Free Yes (N suffix) —
Уровень MSL [DATA_NEEDED: MSL level] —
Number of Terminals 208 —
Family — MAX 7000S
Device Type — CPLD (Complex Programmable Logic Device)
Speed Grade — -7 (7.5 ns pin-to-pin)
Maximum Frequency — 128.2 MHz
Supply Voltage (VCC) — 5 V
Technology — CMOS EEPROM
JTAG Interface — IEEE 1149.1 boundary-scan (ISP capable)
Minimum DC Input Voltage — -0.5 V
Input Undershoot Tolerance — -2.0 V for <100 mA, <20 ns
Open-Drain Output — Optional per I/O pin

Даташиты & ресурсы

Все товары Создать BOM Запросить цену