EP610IDC-15 vs EP610DC-15 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP610IDC-15 بذریعہ Intel اور EP610DC-15 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
Intel
EP610IDC-15 - 16-Macrocell Classic EPLD, 15ns, 24-CerDIP | Intel
EP610IDC-15 ⚠ آخری بار خریداری
خصوصیات کا موازنہ
| پیرامیٹر | EP610IDC-15 | EP610DC-15 |
|---|---|---|
| برانڈ | Intel | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | آخری بار خریداری | Obsolete |
| Device Family | Altera Classic EPLD | — |
| Macrocells | 16 | 16 |
| Usable Gates | 300 | — |
| Propagation Delay (tPD) | 15 ns | 15 ns (speed grade -15) |
| Maximum Frequency | 66 MHz | — |
| Supply Voltage (VCC) | 4.75 V to 5.25 V (5 V nominal) | 4.75 V to 5.25 V |
| آپریٹنگ درجہ حرارت | 0C to +70C (commercial) | 0C to 70C (commercial) |
| Process Technology | CMOS, UV-erasable / OTP | — |
| پیکیج | 24-pin CerDIP (ceramic DIP) | 24-pin Ceramic DIP (CDIP-24) with UV window |
| ماؤنٹنگ ٹائپ | Through-hole | Through-Hole |
| I/O Pins | 24 (per package; macrocell-programmable) | — |
| Logic-Block Architecture | AND/OR macrocell array with programmable flip-flops | — |
| Program/Erase | UV-erasable, OTP-compatible | — |
| Development Tool | MAX+PLUS II | — |
| RoHS اسٹیٹس | [DATA_NEEDED: RoHS status of CerDIP variant] | [DATA_NEEDED: RoHS status] |
| Programming Current | 11.0 mA typical (per Classic family datasheet) | — |
| Product Family | — | Classic EPLD (EP610) |
| Architecture | — | UV-erasable CMOS PAL-type |
| Logic Expanders | — | 4 |
| Dedicated Inputs | — | 20 |
| Bidirectional I/O Pins | — | 16 |
| Total Product Terms | — | 160 |
| Maximum Internal Clock Frequency | — | 71.4 MHz |
| Programming Method | — | JEDEC fuse map, UV erasure |
| Technology | — | CMOS |