EPC8820ARC208-3N vs EPF8820ARC208-3 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EPC8820ARC208-3N بذریعہ Altera اور EPF8820ARC208-3 بذریعہ Intel. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
Intel
EPF8820ARC208-3 - FLEX 8000 FPGA, 8K Gates, 672 Cells | Intel / Altera
EPF8820ARC208-3 Obsoleteخصوصیات کا موازنہ
| پیرامیٹر | EPC8820ARC208-3N | EPF8820ARC208-3 |
|---|---|---|
| برانڈ | Altera | Intel |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | Obsolete |
| Family | FLEX 8000 | FLEX 8000 (EPF8820) |
| Device Type | SRAM-based Programmable Logic Device (PLD) | — |
| Usable Gates | 8,000 | 8,000 |
| Logic Cells / Logic Elements (LEs) | 672 | — |
| Maximum User I/O | 152 | — |
| Maximum Operating Frequency | 125 MHz | 125 MHz |
| Propagation Delay (tpd) | 5.0 ns | — |
| Process Technology | 0.42 µm CMOS | 0.42 µm CMOS |
| Core Supply Voltage (VCCINT) | 5.0 V nominal (4.75 V to 5.25 V) | — |
| I/O Supply Voltage (VCCIO) | 3.3 V or 5 V (programmable I/O standard) | — |
| Operating Temperature Grade | Industrial (N suffix) | — |
| Configuration Method | SRAM, loaded via external EPROM or Altera serial configuration device (EPC1 / EPC1064 / EPC1213 / EPC1441) | — |
| پیکیج | 208-pin RQFP (Plastic Quad Flat Pack) | — |
| ماؤنٹنگ ٹائپ | Surface Mount | Surface Mount |
| RoHS اسٹیٹس | unknown | [DATA_NEEDED: RoHS status] |
| Lead-Free | unknown | — |
| Configuration Device Compatibility | EPC1, EPC1064, EPC1213, EPC1441 (per manufacturer datasheet) | — |
| Series | — | FLEX 8000 |
| Logic Cells / Elements | — | 672 |
| Registers | — | 152 |
| Supply Voltage (VCC) | — | 4.75 V to 5.25 V |
| Configuration Memory | — | SRAM (volatile) |
| پیکیج / کیس | — | 208-BFQFP Exposed Pad (208-RQFP, 28x28 mm) |
| Supplier Device Package | — | 208-RQFP (28x28) |
| Packaging | — | Tray |
| آپریٹنگ درجہ حرارت رینج | — | [DATA_NEEDED: operating temperature range] |
| In-Circuit Reconfigurability (ICR) | — | Yes (via external configuration devices) |
| Boundary-Scan Test | — | JTAG (IEEE 1149.1) |
| I/O Tolerance | — | 3.3 V / 5 V |
| Clock Networks | — | 4 dedicated low-skew global clocks |
| Lead-Free / Finish | — | [DATA_NEEDED: lead-free finish] |