EPM3064ATI44-4N vs EPM3064ATI44-10N موازنہ

تفصیلی ساتھ ساتھ موازنہ از EPM3064ATI44-4N بذریعہ Altera اور EPM3064ATI44-10N بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

خصوصیات کا موازنہ

پیرامیٹر EPM3064ATI44-4N EPM3064ATI44-10N
برانڈ Altera Altera
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت NRND Obsolete
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) —
Logic Elements / Macrocells 64 macrocells —
Usable Gates 1,250 gates 1250
Number of Logic Array Blocks (LABs) 4 LABs (16 macrocells each) —
Maximum Operating Frequency 222.2 MHz —
Pin-to-Pin Propagation Delay (tPD) 4.5 ns (-4 speed grade) —
Supply Voltage - Core (VCCINT) 3.3 V —
Supply Voltage - I/O (VCCIO) 3.3 V or 2.5 V —
User I/O Pins 34 I/O —
پیکیج 44-pin TQFP 44-pin TQFP
آپریٹنگ درجہ حرارت -40C to +85C (industrial) -40C to +85C (Industrial, "N" suffix)
Programming Interface IEEE Std. 1149.1 JTAG, IEEE Std. 1532 ISP —
Configuration Memory EEPROM (non-volatile) —
ماؤنٹنگ ٹائپ Surface Mount Surface Mount
RoHS اسٹیٹس [DATA_NEEDED: rohs status] Non-Compliant (per digchip datasheet excerpt)
Product Type — CPLD (Complex Programmable Logic Device)
Macrocells — 64
User I/Os — 34
Dedicated Inputs — 4
Logic Blocks — 4
Pin-to-Pin Delay — 10 ns (-10 speed grade)
Maximum Frequency (fMAX) — 100 MHz
Programmable Type — In-System Programmable (EEPROM)
ISP Interface — IEEE Std. 1149.1 (JTAG)
ISP Standard Compliance — IEEE Std. 1532
Core Supply Voltage (VCCINT) — 3.3 V
I/O Supply Voltage (VCCIO) — 3.3 V or 2.5 V (MultiVolt)
Process Technology — CMOS EEPROM
Boundary-Scan Test — Built-in (JTAG)
Lead-Free Status — Contains Lead (per digchip datasheet excerpt)

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں