EPM3512AFI256-7N vs EPM3512AFC256-7N موازنہ

تفصیلی ساتھ ساتھ موازنہ از EPM3512AFI256-7N بذریعہ Altera اور EPM3512AFC256-7N بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

Altera
EPM3512AFI256-7N EPM3512AFI256-7N - MAX 3000A CPLD, 512 Macrocells | Intel / Altera

EPM3512AFI256-7N - MAX 3000A CPLD, 512 Macrocells | Intel / Altera

EPM3512AFI256-7N ⚠ آخری بار خریداری

خصوصیات کا موازنہ

پیرامیٹر EPM3512AFI256-7N EPM3512AFC256-7N
برانڈ Altera Altera
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت آخری بار خریداری Obsolete
Family MAX 3000A MAX 3000A
Device Logic Elements / Macrocells 512 macrocells —
Typical Usable Gates 10,000 gates —
Logic Array Blocks (LABs) 16 —
Maximum User I/O Pins [DATA_NEEDED: user I/O count] —
Maximum Operating Frequency (fMAX) 116.3 MHz —
Pin-to-Pin Delay (tPD, speed grade -7) approximately 7.5 ns —
Supply Voltage (VCCINT) 3.3 V —
MultiVolt I/O Levels 2.5 V / 3.3 V / 5 V mixed —
Configuration Memory Non-volatile EEPROM —
Programming Interface IEEE 1149.1 JTAG (in-system programmable) JTAG (IEEE 1149.1)
پیکیج 256-ball FBGA 256-pin FineLine BGA (FBGA-256), 1.0 mm pitch
آپریٹنگ درجہ حرارت رینج -40C to +85C (industrial) —
Lead-Free / RoHS Yes ('N' suffix, lead-free) —
Design Software Quartus II (legacy MAX 3000A support) —
Speed Grade -7 —
ماؤنٹنگ ٹائپ Surface Mount (BGA) Surface Mount
Product Type — CPLD (Complex Programmable Logic Device)
Macrocells — 512
Usable Gates — 10,000
User I/Os — 208
Logic Blocks — 16 (32 macrocells each)
Propagation Delay (tPD) — 7.5 ns
Maximum Internal Frequency (fMAX) — 116.3 MHz
Core Supply Voltage (VCCINT) — 3.3 V
I/O Supply Voltage (VCCIO) — 3.3 V or 2.5 V
5V Tolerant I/O — Yes
In-System Programmability — IEEE Std. 1532 compliant
Process Technology — CMOS EEPROM, 0.30 um
آپریٹنگ درجہ حرارت — 0 C to 70 C (commercial)
RoHS اسٹیٹس — [DATA_NEEDED: RoHS status]

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں