EPM7128STC100-15N vs EPM7128SQC100-10 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EPM7128STC100-15N بذریعہ Intel اور EPM7128SQC100-10 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
Intel
EPM7128STC100-15N - 128-Macro Cell CPLD, 15ns, 100-TQFP | Intel / Altera
EPM7128STC100-15N Obsolete
خصوصیات کا موازنہ
| پیرامیٹر | EPM7128STC100-15N | EPM7128SQC100-10 |
|---|---|---|
| برانڈ | Intel | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | Obsolete |
| Product Type | CPLD (Complex Programmable Logic Device) | — |
| Family | MAX 7000S | MAX 7000S |
| Usable Gates | 2,500 | — |
| Macro Cells | 128 | 128 |
| Logic Array Blocks (LABs) | 8 (16 macro cells each) | 16 |
| Maximum User I/O | 84 | 84 |
| Pin-to-Pin Logic Delay (tPD) | 15 ns (-15 speed grade) | 10 ns |
| Maximum Internal Frequency | 76.9 MHz | — |
| Supply Voltage (VCC) | 5 V (4.75 V to 5.25 V) | — |
| Supply Voltage (VCCIO) | 3.3 V or 5 V (per bank) | — |
| Technology | CMOS EEPROM, in-system programmable | — |
| پیکیج | 100-pin TQFP | 100-pin PQFP (Plastic Quad Flat Pack) |
| آپریٹنگ درجہ حرارت | 0C to +70C (commercial) | 0C to +70C (commercial) |
| JTAG (IEEE 1149.1) | Yes - in-system programming | — |
| Output Options | Totem-pole or open-drain (per pin) | — |
| Dedicated Inputs | 4 global inputs | — |
| RoHS اسٹیٹس | Non-RoHS (legacy SnPb finish typical) | [DATA_NEEDED: rohs_status] |
| لائف سائیکل کی حالت | Obsolete (PDN effective 2017-06-01) | — |
| Device Type | — | CPLD (Complex Programmable Logic Device) |
| Logic Elements / Gates | — | 2,500 usable gates |
| Maximum Operating Frequency | — | 100 MHz |
| سپلائی وولٹیج | — | 5 V |
| Process Technology | — | 5V CMOS, EEPROM-based |
| Programmability | — | In-System Programmable (ISP) via JTAG |
| ماؤنٹنگ ٹائپ | — | Surface Mount |