EP20K1000CF33C8ES vs EP20K1500CF33C8ES So sánh
So sánh chi tiết song song của EP20K1000CF33C8ES bằng Intel và EP20K1500CF33C8ES bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP20K1000CF33C8ES | EP20K1500CF33C8ES |
|---|---|---|
| Thương hiệu | Intel | Intel |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Lần mua cuối |
| Series | APEX 20KC | APEX 20K (APEX 20KE family) |
| Family | APEX (Advanced Programmable Embedded Matrix) | — |
| System Gates | 1,000,000 | 1,500,000 |
| Logic Elements / Cells | 38,400 | — |
| Embedded Memory Bits | 327,680 | — |
| Maximum User I/O | 708 | 808 (1020-FBGA) |
| Hộp | 1020-ball FC-FBGA (Flip-Chip Fine-pitch BGA) | 1020-FBGA (FCBGA), 33x33 mm |
| Kiểu lắp đặt | Surface Mount (BGA) | Surface Mount |
| Core Supply Voltage | 1.8 V | — |
| Process Technology | 0.15 µm CMOS | — |
| Maximum Toggle Frequency | 301.21 MHz | — |
| Speed Grade | C8 (Commercial) | -1 (C8) |
| Architecture | MultiCore (LUT + Embedded System Blocks) | — |
| Number of PLLs | 4 | 4 |
| Nhiệt độ hoạt động | 0 °C to +85 °C (Commercial) | [DATA_NEEDED: operating temperature range] |
| Programming Interface | JTAG (IEEE 1149.1) - serial via Altera Quartus | ByteBlaster / MasterBlaster / Altera USB-Blaster |
| Embedded System Blocks (ESBs) | Dual-port RAM / ROM / CAM | — |
| Trạng thái RoHS | unknown | [DATA_NEEDED: RoHS compliance for ES variant] |
| Lead-Free | unknown | [DATA_NEEDED: lead-free status] |
| Manufacturer | — | Intel (formerly Altera) |
| Maximum Gates (Equivalent) | — | 2,392,000 |
| Logic Elements | — | 51,840 |
| Embedded System Block (ESB) Bits | — | 442,368 |
| CAM Bits | — | 216 Kbit |
| Number of Clocks | — | 8 clock pins |
| Voltage - Supply (Core) | — | 1.8 V nominal (multiVolt I/O supports 1.8/2.5/3.3/5.0 V) |
| I/O Standard Support | — | LVTTL, LVCMOS, PCI, SSTL, HSTL, LVDS (multiVolt) |
| JTAG / Boundary Scan | — | IEEE 1149.1 compliant |
| Sample Tier | — | ES (engineering sample) |