EP20K400GC655-2X vs EP20K400GC655-3V So sánh
So sánh chi tiết song song của EP20K400GC655-2X bằng Altera và EP20K400GC655-3V bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP20K400GC655-2X | EP20K400GC655-3V |
|---|---|---|
| Thương hiệu | Altera | Intel |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Family | APEX 20K | APEX 20KC (Apex 20KE Device Family, 1.8 V, LVDS) |
| Series | APEX-20KC® | APEX-20KC |
| Logic Elements / Cells | 16640 | — |
| System Gates | 400000 | — |
| Total RAM Bits | 212992 | 212992 |
| Number of I/O | 496 | — |
| Number of Dedicated Inputs | 6 | — |
| Number of LABs/CLBs | [DATA_NEEDED: number of Logic Array Blocks] | — |
| Number of EABs | [DATA_NEEDED: number of Embedded Array Blocks] | — |
| Maximum Operating Frequency | 200 MHz | — |
| Process Technology | 0.22 µm CMOS | CMOS |
| Core Supply Voltage | 2.5 V | 1.71 V to 1.89 V (1.8 V nominal) |
| I/O Supply Voltage (MultiVolt) | 2.5 V / 3.3 V / 5 V | — |
| Package Type | 655-BCPGA (SPGA655) | — |
| Package Body Material | CERAMIC, metal-sealed cofired grid array | — |
| Package Dimensions | 47 x 47 mm | — |
| Peak Reflow Temperature | 220 °C | 220 C |
| Kiểu lắp đặt | Through-hole (CPGA) | Through Hole (CPGA) |
| Programmability | In-system, JTAG (IEEE 1149.1) | — |
| Nhiệt độ hoạt động | [DATA_NEEDED: temperature grade] | [DATA_NEEDED: commercial / industrial / military grade] |
| Trạng thái RoHS | unknown | [DATA_NEEDED: RoHS compliance flag - BCPGA package often non-RoHS] |
| Manufacturer | — | Altera (now Intel) |
| Logic Elements | — | 16640 |
| Typical Gate Count | — | 400000 |
| Number of User I/O | — | 496 |
| Tần số xung maksimum | — | 714.2 MHz |
| Propagation Delay | — | 3.6 ns |
| Speed Grade | — | -3V (commercial temperature, Vcc 1.8 V) |
| Hộp | — | 655-BCPGA (62.48 mm x 62.48 mm) |
| Package Equivalence Code | — | SPGA655, 47x47 |
| Configuration | — | SRAM-based (requires EPC configuration device) |
| JTAG Support | — | Yes (IEEE 1149.1 boundary-scan) |