EP20K600CF672C-8 vs EP20K400CF672C-8 So sánh

So sánh chi tiết song song của EP20K600CF672C-8 bằng Altera và EP20K400CF672C-8 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP20K600CF672C-8 EP20K400CF672C-8
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Series APEX 20KC —
Device Type FPGA (Field Programmable Gate Array) —
Typical Gates 600,000 400,000
Logic Elements (LEs) 24,320 —
Embedded Memory Bits 311,296 —
Maximum User I/Os 508 —
Số lượng chân 672 —
Package Type 672-BGA (FineLine BGA, 1.27 mm pitch, 45 x 45 mm) PBGA-672 (FineLine BGA, 27 x 27 mm, 1.0 mm pitch)
Speed Grade -8 -8
Propagation Delay (tPD) 1.48 ns —
Process Technology 0.15 micrometer all-layer copper-metal 0.15 µm all-layer copper CMOS
Architecture MultiCore (LUT logic + embedded memory) —
Khoảng nhiệt độ hoạt động 0C to +85C (commercial) —
Điện áp cung cấp Multi-rail (core + I/O banks) —
Configuration Method Serial / parallel / JTAG —
Pin Compatibility Pin-compatible with APEX 20KE family —
Trạng thái RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance]
Family — APEX 20K
Logic Elements — 16,640
Macros — 1,664
Maximum User I/O — 488
Number of I/O Banks — [DATA_NEEDED: number of I/O banks]
Core Voltage (VCCINT) — 1.8 V nominal (1.71 V to 1.89 V)
I/O Voltage (VCCIO) — [DATA_NEEDED: VCCIO options]
Pin-to-Pin Delay (tPD) — 1.78 ns (speed grade -8)
Temperature Grade (C) — Commercial, 0 °C to 85 °C
Embedded Memory Type — ESB (RAM / ROM / CAM)
Configuration Interface — JTAG (IEEE 1149.1), Passive Serial, Passive Parallel
JTAG Support — Yes (IEEE 1149.1 boundary-scan)
Kiểu lắp đặt — Surface Mount (BGA)
Cấp MSL — [DATA_NEEDED: MSL level]

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá