EP2A25F672ES vs EP2A25F672C9N So sánh

So sánh chi tiết song song của EP2A25F672ES bằng Altera và EP2A25F672C9N bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP2A25F672ES EP2A25F672C9N
Thương hiệu Altera Intel
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Family APEX II APEX II
Logic Elements 24,320 —
Maximum Gates 900,000 —
Embedded System Blocks (ESBs) 24 —
Maximum Embedded RAM 1.4 Mbit —
Maximum User I/O Pins 492 —
Hộp 672-ball FC-FBGA 672-ball FineLine BGA (F672), 27 × 27 mm, 1.00 mm pitch
Process Technology 0.15 µm CMOS 0.15 µm all-layer copper, up to 8 metal layers
Core Voltage 1.5 V —
Maximum System Clock Frequency 500 MHz —
Number of PLLs 4 —
I/O Banks 16 —
Supported I/O Standards LVTTL, LVCMOS, PCI, LVDS, LVPECL, HSTL —
Configuration Mode Serial / Parallel / JTAG —
Khoảng nhiệt độ hoạt động [DATA_NEEDED: operating temperature range] —
Trạng thái RoHS Compliant Compliant (per distributor listings)
Logic Elements / Cells — 24320
System Gates — Approx. 900000
Maximum User I/O — 492
Operating Frequency — 236 MHz
Core Supply Voltage (VCCINT) — 1.425 V to 1.575 V (nominal 1.5 V)
Kiểu lắp đặt — Surface Mount (BGA)
Seated Height (max) — 2.100 mm
Propagation Delay — 2.23 ns
Logic Family — CMOS
Nhiệt độ hoạt động — 0 °C to +85 °C (commercial, C9 grade)
I/O Standards Supported — LVTTL, LVCMOS, PCI, GTL+, SSTL-2/3, LVDS, LVPECL, PCML, HyperTransport
LVDS Data Rate — Up to 1 Gbps (True-LVDS)
Configuration Interface — Serial / Parallel PROM, JTAG, passive parallel (enhanced)
Embedded Memory — Enhanced System Blocks (ESBs) for dual-port RAM
Design Software — Quartus II (v5.1 or later)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá