EPM3064AT100-10N vs EPM3064ATC100-10N So sánh
So sánh chi tiết song song của EPM3064AT100-10N bằng Altera và EPM3064ATC100-10N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
Altera
EPM3064ATC100-10N - MAX 3000A CPLD, 64 Macrocells, 66 I/O | Altera
EPM3064ATC100-10N ✓ Hoạt độngSo sánh thông số kỹ thuật
| Tham số | EPM3064AT100-10N | EPM3064ATC100-10N |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | NRND | Hoạt động |
| Family | MAX 3000A | MAX 3000A |
| Device Type | CPLD (Complex Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Macrocells | 64 | 64 |
| Logic Array Blocks (LABs) | 4 | 2 |
| Usable Gates | 1,250 | 1,250 |
| User I/O Pins | 66 | — |
| Speed Grade | -10 (10 ns pin-to-pin delay) | — |
| Supply Voltage (VCCINT) | 3.3 V | 3.3 V (3.0 V to 3.6 V) |
| I/O Bank Voltage | 3.3 V | — |
| 5 V Tolerant Inputs | Yes (via clamping diodes) | — |
| Configuration Memory | EEPROM (non-volatile) | Non-volatile EEPROM |
| Programming Interface | JTAG (IEEE Std. 1149.1) with pin-locking | — |
| ISP Compliance | IEEE Std. 1532 | — |
| Boundary-Scan Test (BST) | IEEE Std. 1149.1 compliant | Yes - JTAG compliant |
| Hộp | TQFP-100 (T100), 14 mm x 14 mm | 100-pin TQFP |
| Operating Temperature (Commercial) | 0C to +70C | — |
| Trạng thái RoHS | [DATA_NEEDED: RoHS compliance status] | Compliant (lead-free) |
| Lead-Free | [DATA_NEEDED: lead-free finish] | — |
| Maximum User I/O Pins | — | 66 |
| Pin-to-Pin Delay (tPD) | — | 10 ns |
| In-System Programmability | — | Yes - IEEE Std. 1149.1 JTAG, IEEE Std. 1532 |
| Program/Erase Cycles | — | 100 minimum |
| MultiVolt I/O | — | Yes - 1.8 V / 2.5 V / 3.3 V / 5 V tolerant |
| Nhiệt độ hoạt động | — | 0C to +70C (commercial) |
| Kiểu lắp đặt | — | Surface Mount |