EPM3064ATI100-10N vs EPM3064AT100-10N So sánh

So sánh chi tiết song song của EPM3064ATI100-10N bằng Altera và EPM3064AT100-10N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

Altera
EPM3064ATI100-10N EPM3064ATI100-10N - MAX 3000A CPLD, 64-Macrocell, 100-TQFP | Altera

EPM3064ATI100-10N - MAX 3000A CPLD, 64-Macrocell, 100-TQFP | Altera

EPM3064ATI100-10N ✓ Hoạt động

So sánh thông số kỹ thuật

Tham số EPM3064ATI100-10N EPM3064AT100-10N
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Hoạt động NRND
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Programmable Type In-System Programmable (ISP) via IEEE 1149.1 JTAG —
Technology CMOS EEPROM —
Usable Gates 1,250 1,250
Macrocells 64 64
Logic Array Blocks (LABs) 4 4
User I/O 66 —
Supply Voltage (Core / I/O) 3.3 V —
Pin-to-Pin Delay (tPD) 10 ns (-10 speed grade) —
Maximum Internal Frequency 227.3 MHz (counter) —
Hộp 100-pin TQFP (industrial) TQFP-100 (T100), 14 mm x 14 mm
Nhiệt độ hoạt động -40 C to +85 C (industrial) —
JTAG (IEEE 1149.1) Yes —
PCI Compliance PCI Local Bus Specification Revision 2.2 (-4/-5/-6/-7/-10 speed grades) —
MultiVolt I/O Supports 2.5 V / 3.3 V / 5 V mixed-voltage interfacing —
Lead-Free Status Contains Lead —
Trạng thái RoHS RoHS Non-Compliant [DATA_NEEDED: RoHS compliance status]
User I/O Pins — 66
Speed Grade — -10 (10 ns pin-to-pin delay)
Supply Voltage (VCCINT) — 3.3 V
I/O Bank Voltage — 3.3 V
5 V Tolerant Inputs — Yes (via clamping diodes)
Configuration Memory — EEPROM (non-volatile)
Programming Interface — JTAG (IEEE Std. 1149.1) with pin-locking
ISP Compliance — IEEE Std. 1532
Boundary-Scan Test (BST) — IEEE Std. 1149.1 compliant
Operating Temperature (Commercial) — 0C to +70C
Lead-Free — [DATA_NEEDED: lead-free finish]

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá