EPM3128ATC144-7N vs EPM3128ATC144-10N So sánh
So sánh chi tiết song song của EPM3128ATC144-7N bằng Altera và EPM3128ATC144-10N bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
Altera
EPM3128ATC144-7N - MAX 3000A CPLD, 128 Macrocells, 7.5ns | Altera
EPM3128ATC144-7N ✓ Hoạt động
So sánh thông số kỹ thuật
| Tham số | EPM3128ATC144-7N | EPM3128ATC144-10N |
|---|---|---|
| Thương hiệu | Altera | Intel |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Hoạt động | Hoạt động |
| Giá đơn vị (USD) | $9,25 | — |
| Series | MAX 3000A | — |
| Device Type | CPLD (Complex Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Architecture | EEPROM-based, MAX architecture | — |
| Number of Macrocells | 128 | — |
| Number of Usable Gates | Up to 10,000 | — |
| User I/Os | 96 | 96 |
| Số chân | 144 | — |
| Hộp | TQFP-144 (20 x 20 mm, 0.5 mm pitch) | 144-pin TQFP |
| Logic Family | CMOS | — |
| Propagation Delay (tPD) | 7.5 ns (pin-to-pin, -7 speed grade) | 10 ns (speed grade -10) |
| Counter Frequency | Up to 227.3 MHz | — |
| Core Supply Voltage (VCCINT) | 3.3 V | — |
| I/O Supply Voltage (VCCIO) | 2.5 V / 3.3 V / 5.0 V (MultiVolt) | — |
| Nhiệt độ hoạt động | 0 °C to +70 °C (commercial) | 0 °C to +70 °C (commercial) |
| In-System Programmability (ISP) | Yes, via JTAG (IEEE 1149.1) | — |
| PCI Compliance | Compatible with PCI Local Bus Specification Rev. 2.2 | — |
| Kiểu lắp đặt | Surface Mount (SMD/SMT) | Surface Mount |
| Trạng thái RoHS | Lead-free (-7N suffix indicates Pb-free finish) | — |
| Family | — | MAX 3000A |
| Macro Cells | — | 128 |
| Usable Gates | — | 2,500 (up to 10,000 for full family) |
| Logic Array Blocks (LABs) | — | 8 |
| Counter Frequency (fCNT) | — | 98 MHz |
| Supply Voltage (VCCINT/VCCIO) | — | 3.3 V |
| MultiVolt I/O Support | — | 3.3 V / 2.5 V / 1.8 V |
| Configuration Memory | — | EEPROM (in-system programmable, non-volatile) |
| JTAG (IEEE 1149.1) | — | Yes (BST + pin-locking) |
| ISP (IEEE 1532) | — | Yes |