EPM3256ATI144-10 vs EPM3256ATI144-10N So sánh

So sánh chi tiết song song của EPM3256ATI144-10 bằng Intel và EPM3256ATI144-10N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM3256ATI144-10 EPM3256ATI144-10N
Thương hiệu Intel Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Series MAX 3000A —
Programmable Type In-System Programmable (ISP), EEPROM-based —
Number of Macrocells 256 —
Number of Logic Elements / Blocks 16 LABs (Logic Array Blocks) —
Number of Gates 5,000 typical usable gates —
Number of User I/O 116 —
Propagation Delay (tpd max) 10 ns —
Maximum Frequency (fmax) 95.2 MHz —
Supply Voltage (VCCINT) 3.0 V to 3.6 V (3.3 V nominal) —
I/O Voltage Support MultiVolt: 1.8 V / 2.5 V / 3.3 V / 5.0 V mixed 1.8 V / 2.5 V / 3.3 V (multi-voltage)
Logic Family CMOS, EEPROM-based —
Nhiệt độ hoạt động -40°C to +85°C (industrial) -40 C to +85 C (industrial, "I" suffix)
Hộp 144-pin TQFP (20x20 mm) 144-pin TQFP
Kiểu lắp đặt Surface Mount Surface Mount
Programming Interface JTAG (IEEE 1149.1) and IEEE Std. 1532 ISP —
Compliance IEEE Std. 1532 ISP, PCI-compatible I/O —
Trạng thái vòng đời Obsolete (per HighqualityPCB listing) —
Family — MAX 3000A
Device Type — CPLD - Complex Programmable Logic Device
Macrocells — 256
Usable Gates — 5,000
User I/Os — 116
Logic Blocks / Logic Elements — 16
Propagation Delay (tPD) — 10 ns
Max Frequency (fMAX) — 95.2 MHz
Supply Voltage - Core — 3.3 V
In-System Programmability — Yes, IEEE Std. 1532 compliant
Boundary-Scan Test (BST) — Yes, IEEE Std. 1149.1 (JTAG)
Lead-Free / Pb-Free — Yes ("N" suffix)
Trạng thái RoHS — Compliant
Process Technology — CMOS EEPROM-based, non-volatile
Cấp MSL — 3 (per JEDEC J-STD-020, typical for TQFP)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá