EPM3512AFC256-10N vs EPM3512AFC-7N So sánh

So sánh chi tiết song song của EPM3512AFC256-10N bằng Altera và EPM3512AFC-7N bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM3512AFC256-10N EPM3512AFC-7N
Thương hiệu Altera Intel
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Hoạt động
Family MAX 3000A MAX 3000A
Macrocells 512 512
Usable Gates 10000 —
User I/O Pins 208 —
Logic Array Blocks (LABs) [DATA_NEEDED: number of LABs] 16
Operating Frequency (fMAX) [DATA_NEEDED: fMAX MHz] —
Pin-to-Pin Delay (tPD) 10 ns —
Setup Time (tSU) 4.5 ns —
VCCINT (Core Supply) 3.3 V —
VCCIO (I/O Supply) 3.3 V or 2.5 V —
Technology CMOS EEPROM-based, non-volatile —
Operating Temperature (Commercial) 0 C to +70 C —
Hộp 256-ball FBGA (17 mm x 17 mm) BGA-256 (FineLine BGA)
ISP Interface IEEE Std. 1149.1 JTAG, IEEE Std. 1532 —
Kiểu lắp đặt Surface Mount (BGA) Surface Mount (BGA)
Cấp MSL [DATA_NEEDED: MSL rating] —
Trạng thái RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Device Type — CPLD (Complex Programmable Logic Device)
User I/Os — 208
Dedicated Inputs — 16
Propagation Delay (tPD) — 7.5 ns (speed grade -7)
Logic Family — CMOS, EEPROM-based
Core Supply Voltage (VCCINT) — 3.3 V
I/O Supply Voltage (VCCIO) — MultiVolt: 1.8 V / 2.5 V / 3.3 V / 5.0 V tolerant
In-System Programmability — Yes - IEEE Std. 1532 / JTAG (IEEE 1149.1)
Programming Interface — JTAG (4-wire TCK/TMS/TDI/TDO)
Nhiệt độ hoạt động — 0 C to +70 C (commercial)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá