EPM3512AQC208-10N vs EPM3512AQ208-10N So sánh
So sánh chi tiết song song của EPM3512AQC208-10N bằng Intel và EPM3512AQ208-10N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
Altera
EPM3512AQ208-10N - MAX 3000A CPLD, 512 Macrocells, 172 I/O | Altera
EPM3512AQ208-10N ✓ Hoạt độngSo sánh thông số kỹ thuật
| Tham số | EPM3512AQC208-10N | EPM3512AQ208-10N |
|---|---|---|
| Thương hiệu | Intel | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Hoạt động |
| Family | MAX 3000A | MAX 3000A |
| Device Type | CPLD (Complex Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Macrocells | 512 | 512 |
| Usable Gates | Up to 10,000 | 10,000 |
| Logic Array Blocks (LABs) | 16 | 32 |
| User I/Os | 172 | 172 |
| Hộp | 208-pin PQFP (Plastic Quad Flat Pack) | 208-pin PQFP |
| Điện áp cung cấp | 3.3 V | — |
| Pin-to-Pin Delay | 4.5 ns (-10 speed grade) | — |
| Maximum Internal Frequency | 227.3 MHz | — |
| Speed Grade | -10 | -10 (10 ns pin-to-pin delay) |
| Process Technology | CMOS EEPROM | CMOS EEPROM |
| In-System Programming | IEEE Std. 1149.1 JTAG, IEEE Std. 1532 | — |
| Boundary-Scan Test (BST) | Built-in, IEEE 1149.1 compliant | — |
| I/O Standards | MultiVolt (1.8V / 2.5V / 3.3V) | — |
| Nhiệt độ hoạt động | 0 C to 70 C (commercial) | — |
| Trạng thái RoHS | [DATA_NEEDED: RoHS status not in verified web data] | unknown |
| Pin-to-Pin Delay (tPD) | — | 4.5 ns (typical) |
| Maximum Frequency (fCNT) | — | 227.3 MHz |
| Core Supply Voltage (VCCINT) | — | 3.3 V |
| I/O Supply Voltage (VCCIO) | — | 2.5 V, 3.3 V, or 5.0 V |
| Programming Interface | — | IEEE Std. 1532 (JTAG) ISP |
| Operating Temperature (Industrial) | — | -40 C to +85 C |
| Kiểu lắp đặt | — | Surface Mount |