EPM3512ATC256-10N vs EPM3512AFI256-7N So sánh
So sánh chi tiết song song của EPM3512ATC256-10N bằng Altera và EPM3512AFI256-7N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
Altera
EPM3512AFI256-7N - MAX 3000A CPLD, 512 Macrocells | Intel / Altera
EPM3512AFI256-7N ⚠ Lần mua cuốiSo sánh thông số kỹ thuật
| Tham số | EPM3512ATC256-10N | EPM3512AFI256-7N |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Lần mua cuối |
| Family | MAX 3000A | MAX 3000A |
| Device Type | CPLD (Complex Programmable Logic Device) | — |
| Macrocells | 512 | — |
| Logic Array Blocks (LABs) | 16 | 16 |
| Maximum User I/O Pins | 208 | [DATA_NEEDED: user I/O count] |
| Hộp | FBGA-256 (FineLine BGA, 17x17 mm, 1.0 mm pitch) | 256-ball FBGA |
| Propagation Delay (tPD1) | 10 ns | — |
| Core Supply Voltage (VCCINT) | 3.3 V | — |
| I/O Supply Voltage (VCCIO) | 1.8 V / 2.5 V / 3.3 V / 5.0 V (MultiVolt) | — |
| Programming Interface | JTAG (IEEE Std. 1149.1) - in-system programmable | IEEE 1149.1 JTAG (in-system programmable) |
| Nhiệt độ hoạt động | 0 C to +70 C (commercial, "C" suffix) | — |
| Process Technology | 0.30 um CMOS EEPROM | — |
| Kiểu lắp đặt | Surface Mount | Surface Mount (BGA) |
| Trạng thái RoHS | unknown | — |
| Lead-Free | unknown | — |
| Device Logic Elements / Macrocells | — | 512 macrocells |
| Typical Usable Gates | — | 10,000 gates |
| Maximum Operating Frequency (fMAX) | — | 116.3 MHz |
| Pin-to-Pin Delay (tPD, speed grade -7) | — | approximately 7.5 ns |
| Supply Voltage (VCCINT) | — | 3.3 V |
| MultiVolt I/O Levels | — | 2.5 V / 3.3 V / 5 V mixed |
| Configuration Memory | — | Non-volatile EEPROM |
| Khoảng nhiệt độ hoạt động | — | -40C to +85C (industrial) |
| Lead-Free / RoHS | — | Yes ('N' suffix, lead-free) |
| Design Software | — | Quartus II (legacy MAX 3000A support) |
| Speed Grade | — | -7 |