EPM5128GC-2 vs EPM5128LC2 So sánh
So sánh chi tiết song song của EPM5128GC-2 bằng Altera và EPM5128LC2 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM5128GC-2 | EPM5128LC2 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Lần mua cuối |
| Family | MAX 5000 | MAX 5000 |
| Logic Elements / Gates | 2,500 usable gates | — |
| Macrocells | 128 | 128 |
| Number of Usable Gates | 2,500 | — |
| Maximum Operating Frequency | 50 MHz | — |
| Propagation Delay (tPD) | Approx. 25 ns (typical, -2 speed grade) | 45 ns |
| Supply Voltage (VCC) | 5 V (nominal) | 5 V |
| Package Type | 68-pin PGA (Pin Grid Array) | — |
| Package Code (per Partstack) | WPGA | — |
| Number of Terminals | 68 | — |
| Programming Technology | UV-erasable EPROM | — |
| Nhiệt độ hoạt động | 0C to +70C (commercial) | -40 C to +85 C (extended commercial) |
| Grade (per Partstack) | COMMERCIAL | — |
| Terminal Form | PIN/PEG | — |
| Configuration Memory | Non-volatile, one-time programmable (erasable via UV) | On-chip EPROM (non-volatile) |
| Device Type | — | CPLD (Complex Programmable Logic Device) |
| Logic Array Blocks (LABs) | — | 8 |
| Interconnect | — | Programmable Interconnect Array (PIA) |
| Global Clock Inputs | — | 1 dedicated |
| Process Technology | — | CMOS EPROM |
| Boundary Scan | — | JTAG / IEEE 1149.1 |
| Hộp | — | PGA (Pin Grid Array, ceramic) |
| Kiểu lắp đặt | — | Through-Hole / Socketed |
| Trạng thái RoHS | — | [DATA_NEEDED: RoHS status] |