EPM5192GC1 vs EPM5192AJC-15 So sánh
So sánh chi tiết song song của EPM5192GC1 bằng Altera và EPM5192AJC-15 bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM5192GC1 | EPM5192AJC-15 |
|---|---|---|
| Thương hiệu | Altera | Intel |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | NRND |
| Family | MAX 5000 | MAX 5000 |
| Device Type | CPLD (Complex Programmable Logic Device) | EPLD (Erasable Programmable Logic Device) |
| Macro Cells | 192 | — |
| Usable Gates | 3,750 | — |
| Maximum Operating Frequency | 62.5 MHz | — |
| Supply Voltage (VCC) | 5 V | 5 V (4.75 V to 5.25 V) |
| Programming Technology | UV-Erasable / OTP EPROM | — |
| Package Type | Ceramic PGA (Pin Grid Array) | — |
| Logic Elements | 192 macrocells with AND/OR array | — |
| Process Technology | EPROM-based CMOS | — |
| Nhiệt độ hoạt động | [DATA_NEEDED: operating temperature range] | 0C to +70C (commercial) |
| Propagation Delay | [DATA_NEEDED: tpd specification] | — |
| Số lượng chân | [DATA_NEEDED: pin count for GC1 PGA package] | — |
| Kiểu lắp đặt | Through-hole (PGA) | Surface Mount |
| Trạng thái RoHS | unknown | [DATA_NEEDED: RoHS compliance] |
| Development Tool | Altera MAX+PLUS II | — |
| Macrocells | — | 192 |
| Logic Capacity | — | 100% connectivity, sum-of-products PLA architecture |
| Pin-to-Pin Delay (tPD) | — | 15 ns |
| Hộp | — | 84-pin PLCC (J-lead, ceramic, non-windowed) |
| Programmability | — | UV-erasable (windowed variant) / One-Time-Programmable |
| Toolchain | — | MAX+PLUS II |
| Số chân | — | 84 |
| User I/O Pins | — | [DATA_NEEDED: user I/O count] |
| Speed Grades Available | — | -15, -20, -25 (this part: -15) |
| Configuration Memory | — | EPROM (UV-erasable) |