EPM9320RI208-20N vs EPM9320RC208-20 So sánh

So sánh chi tiết song song của EPM9320RI208-20N bằng Altera và EPM9320RC208-20 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM9320RI208-20N EPM9320RC208-20
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời NRND Obsolete
Device Family MAX 9000 (EPM9320) —
Logic Type EEPROM-based Complex Programmable Logic Device (CPLD) —
Macrocells 320 320
Flip-Flops 484 —
Propagation Delay (tPD) 20 ns —
Supply Voltage (VCC) 5.0 V —
I/O Voltage Tolerance 3.3 V or 5 V configurable —
Hộp 208-pin PQFP (Plastic Quad Flat Pack) 208-RQFP, exposed pad (208-BFQFP)
Package Lead Pitch 0.500 mm —
Number of Terminals 208 —
Khoảng nhiệt độ hoạt động -40C to +85C (Industrial) —
In-System Programmability Yes, 5.0 V ISP via JTAG —
JTAG Interface IEEE Std. 1149.1 compliant —
Configuration Memory EEPROM (non-volatile) —
Dedicated Input Pins 4 (low-skew global distribution) —
Minimum DC Input on I/O Pins -0.5 V —
Minimum DC Input on Dedicated Inputs -0.3 V —
Input Undershoot/ Overshoot -2.0 V / 7.0 V for <20 ns (no-load) —
Kiểu lắp đặt Surface Mount Surface Mount
Trạng thái RoHS [DATA_NEEDED: RoHS status] —
Family — MAX 9000
Device Type — CPLD (Complex Programmable Logic Device)
Logic Array Blocks (LABs) — 20
Usable Gates — 6,000
Maximum I/O Pins — 132
Propagation Delay (tPD max) — 20 ns
Supply Voltage (VCCINT) — 4.75 V to 5.25 V
Programming Technology — EEPROM, in-system programmable (ISP)
Boundary-Scan Interface — IEEE Std. 1149.1 (JTAG)
Nhiệt độ hoạt động — 0 °C to 70 °C (commercial)
Architecture — Multiple Array Matrix (MAX), 3rd generation
Process Technology — CMOS, 5.0 V EEPROM
Reprogrammability — Yes, unlimited ISP cycles

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá