EPM9560RI208-15N vs EPM9560RI208-20 So sánh

So sánh chi tiết song song của EPM9560RI208-15N bằng Altera và EPM9560RI208-20 bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM9560RI208-15N EPM9560RI208-20
Thương hiệu Altera Intel
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete NRND
Manufacturer Altera (Intel Programmable Solutions Group) —
Device Family MAX 9000 —
Device Type EPLD (Erasable Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Architecture Multiple Array MatriX (MAX), 3rd generation Multiple Array MatriX (MAX) - third generation
Configuration Memory CMOS EEPROM, in-system programmable —
Hộp 208-pin RQFP (Ruggedized Quad Flat Pack) 208-pin RQFP (Power-Quad Flat Pack) 28x28 mm
Total Pins 356 (per third-party catalog; see _validation_note) —
Package Pin Count 208 —
Terminal Form Gull Wing —
Package Code HFQFP —
User I/Os 216 (per DigiChip specification; see _validation_note) —
Maximum Internal Frequency 145 MHz —
Propagation Delay (tPD) 11.4 ns (15 ns speed grade) —
Speed Grade -15 —
Điện áp cung cấp 5.0 V —
Nhiệt độ hoạt động 0C to 70C (Commercial) [DATA_NEEDED: operating temperature range grade]
Temperature Grade Industrial (per Vyrian/Partstack listings) —
Logic Family CMOS —
Programming Interface IEEE 1149.1 JTAG, 5.0-V in-system —
Trạng thái RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance status]
Family — MAX 9000
Usable Gates — 12,000
Macro Cells — 560
Logic Array Blocks (LABs) — 16
Maximum User I/O Pins — 212
Pin-to-Pin Propagation Delay (tPD) — 20 ns
Counter Frequency (fCNT) — 100 MHz
Supply Voltage (VCC) — 5.0 V
Process Technology — CMOS EEPROM
In-System Programmability — Yes (IEEE Std. 1149.1 JTAG)
Kiểu lắp đặt — Surface Mount

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá