EP910IDI-15 vs EP910ILC-12 مقارنة

مقارنة تفصيلية جنبًا إلى جنب لـ EP910IDI-15 بواسطة Altera و EP910ILC-12 بواسطة Intel. قارن المواصفات الرئيسية والمعلمات الكهربائية والتغليف وحالة دورة الحياة والأسعار والتوافر لتحديد أفضل مكوّن لمتطلبات تصميمك.

مقارنة المواصفات

المعامل EP910IDI-15 EP910ILC-12
العلامة التجارية Altera Intel
الفئة FPGA & CPLD FPGA & CPLD
حالة دورة الحياة Obsolete NRND
Family Classic EPLD Altera EP910 Classic EPLD
Device Type CPLD (Complex Programmable Logic Device) —
Logic Gates 450 gates —
Macrocells 24 —
Maximum User I/O Pins 36 —
Pin-to-Pin Propagation Delay (tpd) 15 ns —
Maximum Counter Frequency 66.6 MHz —
Supply Voltage (Vcc) 5 V —
Technology CMOS EPROM —
Program/Erase Method UV-erasable windowed CerDIP —
العلبة 40-pin CDIP (CerDIP) with quartz window 28-PLCC (J-Lead, 11.5 x 11.5 mm)
درجة حرارة التشغيل -40C to +85C (industrial, "I" grade) -40 °C to +85 °C (industrial grade, 'I' suffix)
نوع التركيب Through-hole (DIP) Surface Mount
Macrocells Configurable As D, T, JK, SR flip-flop, or combinatorial —
Development Tool MAX+PLUS II (legacy) / Altera Classic compiler —
Programming Hardware Altera Logic Programmer card —
حالة RoHS [DATA_NEEDED: RoHS compliance of CDIP windowed part] [DATA_NEEDED: RoHS status]
Logic Family Compatibility Pin-, function-, and JEDEC-map compatible across all EP910 speed grades and packages —
Product Type — Classic EPLD (Erasable Programmable Logic Device)
Number of Macrocells — 24
Usable Gates — 450 (typical)
Propagation Delay (tPD) — 12 ns (max)
Supply Voltage (VCC) — 4.75 V to 5.25 V
Nominal Supply — 5 V
Memory Technology — UV-erasable CMOS EPROM
Configuration Storage — Non-volatile EPROM (instant-on)
Programming Method — Altera programming algorithm (serial/parallel master-slave)
مستوى MSL — [DATA_NEEDED: MSL level]
عدد الدبابيس — 28
Feedback Paths — 16 dedicated

أوراق البيانات والموارد

تصفح جميع المنتجات إنشاء BOM طلب عرض سعر