EPM9320RC208-20 vs EPM9320RI208-20N مقارنة

مقارنة تفصيلية جنبًا إلى جنب لـ EPM9320RC208-20 بواسطة Altera و EPM9320RI208-20N بواسطة Altera. قارن المواصفات الرئيسية والمعلمات الكهربائية والتغليف وحالة دورة الحياة والأسعار والتوافر لتحديد أفضل مكوّن لمتطلبات تصميمك.

مقارنة المواصفات

المعامل EPM9320RC208-20 EPM9320RI208-20N
العلامة التجارية Altera Altera
الفئة FPGA & CPLD FPGA & CPLD
حالة دورة الحياة Obsolete NRND
Family MAX 9000 —
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 320 320
Logic Array Blocks (LABs) 20 —
Usable Gates 6,000 —
Maximum I/O Pins 132 —
Propagation Delay (tPD max) 20 ns —
Supply Voltage (VCCINT) 4.75 V to 5.25 V —
Programming Technology EEPROM, in-system programmable (ISP) —
Boundary-Scan Interface IEEE Std. 1149.1 (JTAG) —
درجة حرارة التشغيل 0 °C to 70 °C (commercial) —
العلبة 208-RQFP, exposed pad (208-BFQFP) 208-pin PQFP (Plastic Quad Flat Pack)
نوع التركيب Surface Mount Surface Mount
Architecture Multiple Array Matrix (MAX), 3rd generation —
Process Technology CMOS, 5.0 V EEPROM —
Reprogrammability Yes, unlimited ISP cycles —
Device Family — MAX 9000 (EPM9320)
Logic Type — EEPROM-based Complex Programmable Logic Device (CPLD)
Flip-Flops — 484
Propagation Delay (tPD) — 20 ns
Supply Voltage (VCC) — 5.0 V
I/O Voltage Tolerance — 3.3 V or 5 V configurable
Package Lead Pitch — 0.500 mm
Number of Terminals — 208
نطاق درجة حرارة التشغيل — -40C to +85C (Industrial)
In-System Programmability — Yes, 5.0 V ISP via JTAG
JTAG Interface — IEEE Std. 1149.1 compliant
Configuration Memory — EEPROM (non-volatile)
Dedicated Input Pins — 4 (low-skew global distribution)
Minimum DC Input on I/O Pins — -0.5 V
Minimum DC Input on Dedicated Inputs — -0.3 V
Input Undershoot/ Overshoot — -2.0 V / 7.0 V for <20 ns (no-load)
حالة RoHS — [DATA_NEEDED: RoHS status]

أوراق البيانات والموارد

تصفح جميع المنتجات إنشاء BOM طلب عرض سعر