10AS057K4F35I3SG vs 10AS057K2F35I2SG তুলনা
. বিস্তৃত সাথে-সাথে তুলনা 10AS057K4F35I3SG নির্দিষ্ট Altera ও 10AS057K2F35I2SG নির্দিষ্ট Intel. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
Altera
10AS057K4F35I3SG - Arria 10 SX SoC FPGA 570K LE | Altera | Industrial
10AS057K4F35I3SG ✓ সক্রিয়
বিশিষ্টতা তুলনা
| পারামিটার | 10AS057K4F35I3SG | 10AS057K2F35I2SG |
|---|---|---|
| ব্র্যান্ড | Altera | Intel |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | সক্রিয় | সক্রিয় |
| Series | Arria 10 SX | — |
| Device Family | Arria 10 SX SoC FPGA | — |
| Logic Elements | 570K | 570K |
| Hard Processor System | Dual ARM Cortex-A9 MPCore with CoreSight | — |
| Processor Clock Speed | 1.5 GHz (max) | — |
| User I/O Count | 396 | 396 (per Heisener parametric data) |
| Package Type | 1152-FBGA, FC (35x35 mm) | — |
| Operating Temperature Grade | Industrial | — |
| Speed Grade | -3 | -2 |
| Process Node | 20 nm | 20 nm TSMC |
| মাউন্টিং টাইপ | Surface Mount | Surface Mount (BGA) |
| RoHS স্ট্যাটাস | Compliant | Compliant (lead-free finish) |
| MSL লেভেল | [DATA_NEEDED: MSL Level] | [DATA_NEEDED: MSL rating per JEDEC J-STD-020] |
| Supply Voltage (Core) | [DATA_NEEDED: VccINT] | — |
| Transceiver Data Rate | [DATA_NEEDED: Gbps] | — |
| DSP Blocks | [DATA_NEEDED: DSP count] | [DATA_NEEDED: DSP block count] |
| Embedded Memory | [DATA_NEEDED: Mbits] | [DATA_NEEDED: M20K / MLAB bit count] |
| Lead-Free | Yes | — |
| Family | — | Arria 10 SX SoC FPGA |
| Processor Core | — | Dual ARM Cortex-A9 MPCore with CoreSight |
| Maximum Core Frequency | — | 1.5 GHz |
| প্যাকেজ | — | 1152-ball FC-FBGA (F35), 35x35 mm |
| অপারেটিং তাপমাত্রা | — | -40C to +100C (Industrial) |
| Transceivers | — | [DATA_NEEDED: transceiver count and max data rate] |
| HPS Peripherals | — | EMAC, USB 2.0 OTG, SPI, I2C, NAND/NOR flash controllers, SD/MMC |
| Memory Interfaces | — | DDR3/DDR4/LPDDR3 hard controllers (Arria 10 HPS) |
| Configuration | — | FPGA + HPS independent / coordinated boot |