EP20K200CB356C8N vs EP20K200CB356C7N তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EP20K200CB356C8N নির্দিষ্ট Altera ও EP20K200CB356C7N নির্দিষ্ট Intel. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
Intel
EP20K200CB356C7N - APEX 20KC FPGA 200K Gates 356-BGA | Intel / Altera
EP20K200CB356C7N Obsoleteবিশিষ্টতা তুলনা
| পারামিটার | EP20K200CB356C8N | EP20K200CB356C7N |
|---|---|---|
| ব্র্যান্ড | Altera | Intel |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | Obsolete | Obsolete |
| Family | APEX 20KC | APEX 20KC |
| Series | EP20K200 | EP20K200 |
| Device Type | SRAM-based LUT FPGA | — |
| System Gates | 200,000 | 200,000 |
| Logic Elements (Cells) | 8,320 | — |
| Maximum Internal Frequency | 301.21 MHz | — |
| Process Technology | 0.15 um CMOS | 0.15 um CMOS |
| Propagation Delay (tpd) | 1.78 ns | — |
| Nominal Core Supply Voltage | 1.8 V | — |
| Core Supply Voltage Range | 1.71 V to 1.89 V | — |
| Number of User I/O Pins | 263 | — |
| Number of Dedicated Inputs | 4 | — |
| Total Macrocells / Output Functions | 263 | — |
| Embedded Memory Bits | 106,496 bits | — |
| Number of PLLs | 4 | — |
| MultiVolt I/O Support | 1.5 V / 1.8 V / 2.5 V / 3.3 V | — |
| Differential Signaling | LVDS | — |
| Configuration Interface | Serial / JTAG (IEEE 1149.1) | — |
| প্যাকেজ | 356-ball LBGA | 356-ball PBGA (S-PBGA) |
| Operating Temperature (commercial "C") | 0 C to +85 C (TJ) | — |
| Terminal Finish ("N") | Lead-free / Pb-free | — |
| RoHS স্ট্যাটাস | [DATA_NEEDED: RoHS compliance] | unknown |
| আর্দ্রতা সংবেদনশীলতার মাত্রা (MSL) | [DATA_NEEDED: MSL rating] | — |
| Logic Elements / Cells | — | 8,320 |
| Maximum Operating Frequency | — | 3571.6 MHz (internal equivalent) |
| Propagation Delay | — | 1.48 ns |
| User I/Os | — | 263 |
| Input Terminals | — | 267 |
| Supply Voltage (Nominal) | — | 1.8 V |
| অপারেটিং তাপমাত্রা | — | 0C to +85C (Commercial) |
| মাউন্টিং টাইপ | — | Surface Mount |
| Embedded Memory | — | ESBs (dual-port RAM/ROM/FIFO) |
| Clock Management | — | PLL with up to 4 outputs |
| JTAG Support | — | Yes (IEEE 1149.1) |
| In-System Programmable | — | Yes |