EP20K200CB356C8N vs EP20K200CB356C7N موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP20K200CB356C8N بذریعہ Altera اور EP20K200CB356C7N بذریعہ Intel. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
Intel
EP20K200CB356C7N - APEX 20KC FPGA 200K Gates 356-BGA | Intel / Altera
EP20K200CB356C7N Obsoleteخصوصیات کا موازنہ
| پیرامیٹر | EP20K200CB356C8N | EP20K200CB356C7N |
|---|---|---|
| برانڈ | Altera | Intel |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | Obsolete |
| Family | APEX 20KC | APEX 20KC |
| Series | EP20K200 | EP20K200 |
| Device Type | SRAM-based LUT FPGA | — |
| System Gates | 200,000 | 200,000 |
| Logic Elements (Cells) | 8,320 | — |
| Maximum Internal Frequency | 301.21 MHz | — |
| Process Technology | 0.15 um CMOS | 0.15 um CMOS |
| Propagation Delay (tpd) | 1.78 ns | — |
| Nominal Core Supply Voltage | 1.8 V | — |
| Core Supply Voltage Range | 1.71 V to 1.89 V | — |
| Number of User I/O Pins | 263 | — |
| Number of Dedicated Inputs | 4 | — |
| Total Macrocells / Output Functions | 263 | — |
| Embedded Memory Bits | 106,496 bits | — |
| Number of PLLs | 4 | — |
| MultiVolt I/O Support | 1.5 V / 1.8 V / 2.5 V / 3.3 V | — |
| Differential Signaling | LVDS | — |
| Configuration Interface | Serial / JTAG (IEEE 1149.1) | — |
| پیکیج | 356-ball LBGA | 356-ball PBGA (S-PBGA) |
| Operating Temperature (commercial "C") | 0 C to +85 C (TJ) | — |
| Terminal Finish ("N") | Lead-free / Pb-free | — |
| RoHS اسٹیٹس | [DATA_NEEDED: RoHS compliance] | unknown |
| نمی حساسیت کی سطح (MSL) | [DATA_NEEDED: MSL rating] | — |
| Logic Elements / Cells | — | 8,320 |
| Maximum Operating Frequency | — | 3571.6 MHz (internal equivalent) |
| Propagation Delay | — | 1.48 ns |
| User I/Os | — | 263 |
| Input Terminals | — | 267 |
| Supply Voltage (Nominal) | — | 1.8 V |
| آپریٹنگ درجہ حرارت | — | 0C to +85C (Commercial) |
| ماؤنٹنگ ٹائپ | — | Surface Mount |
| Embedded Memory | — | ESBs (dual-port RAM/ROM/FIFO) |
| Clock Management | — | PLL with up to 4 outputs |
| JTAG Support | — | Yes (IEEE 1149.1) |
| In-System Programmable | — | Yes |