EP2S15F672C4 vs EP2S15F672C5N তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EP2S15F672C4 নির্দিষ্ট Altera ও EP2S15F672C5N নির্দিষ্ট Intel. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EP2S15F672C4 | EP2S15F672C5N |
|---|---|---|
| ব্র্যান্ড | Altera | Intel |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | NRND | NRND |
| Family | Stratix II | Stratix II |
| Logic Elements | 15,600 | 15,600 |
| Embedded Memory Bits | 419,328 bits | — |
| DSP Blocks | 156 (approximate, per Stratix II family) | — |
| Maximum User I/Os | 366 | — |
| প্যাকেজ | 672-ball FineLine BGA (FBGA) | 672-BBGA / FBGA-672 |
| Process Node | 90 nm | — |
| PLLs | 6 | — |
| অপারেটিং তাপমাত্রা | Commercial (0C to +85C, 'C' suffix) | 0C to +85C (commercial) |
| Speed Grade | 4 | -C5 |
| Configuration Method | Serial / Parallel (passive serial, fast passive parallel, JTAG) | — |
| I/O Standards Supported | LVTTL, LVCMOS, LVDS, SSTL, HSTL (per Stratix II family) | — |
| RoHS স্ট্যাটাস | [DATA_NEEDED: RoHS compliance per Altera product page] | RoHS Compliant |
| Lead-Free | [DATA_NEEDED: lead-free finish status] | — |
| MSL লেভেল | [DATA_NEEDED: MSL moisture sensitivity level] | — |
| Series | — | Altera Stratix II |
| Logic Array Blocks (LABs) | — | 780 |
| Configurable Logic Blocks (CLBs) | — | 6,240 |
| Embedded Memory (bits) | — | 419,328 |
| User I/O Pins | — | 366 |
| Package Dimensions | — | 35 x 35 mm |
| Ball Pitch | — | 1.0 mm |
| Maximum Internal Frequency | — | 640 MHz |
| Lead-Free (Pb-Free) | — | Yes |