EP610IDC-15 vs EP610DI-25 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EP610IDC-15 নির্দিষ্ট Intel ও EP610DI-25 নির্দিষ্ট Intel. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EP610IDC-15 | EP610DI-25 |
|---|---|---|
| ব্র্যান্ড | Intel | Intel |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | শেষবার কেনার সুযোগ | Obsolete |
| Device Family | Altera Classic EPLD | — |
| Macrocells | 16 | 16 |
| Usable Gates | 300 | — |
| Propagation Delay (tPD) | 15 ns | 25 ns |
| Maximum Frequency | 66 MHz | — |
| Supply Voltage (VCC) | 4.75 V to 5.25 V (5 V nominal) | 5 V nominal |
| অপারেটিং তাপমাত্রা | 0C to +70C (commercial) | Industrial (per "I" suffix) |
| Process Technology | CMOS, UV-erasable / OTP | — |
| প্যাকেজ | 24-pin CerDIP (ceramic DIP) | — |
| মাউন্টিং টাইপ | Through-hole | Through-Hole (DIP) |
| I/O Pins | 24 (per package; macrocell-programmable) | 16 (bidirectional) |
| Logic-Block Architecture | AND/OR macrocell array with programmable flip-flops | — |
| Program/Erase | UV-erasable, OTP-compatible | — |
| Development Tool | MAX+PLUS II | — |
| RoHS স্ট্যাটাস | [DATA_NEEDED: RoHS status of CerDIP variant] | — |
| Programming Current | 11.0 mA typical (per Classic family datasheet) | — |
| Part Family | — | Classic EPLD |
| Maximum Pipelined Clock Frequency | — | 100 MHz (max fCNT, per family datasheet) |
| Dedicated Inputs | — | 4 |
| Total User I/O | — | 20 |
| Technology | — | CMOS EPROM (UV-erasable) |
| Package Type | — | Ceramic DIP, glass-sealed (windowed), R-GDIP-T24 |
| পিন সংখ্যা | — | 24 |
| Speed Grade Suffix | — | 25 = 25 ns |
| Compliance | — | RoHS status unknown (legacy 1990s part) |